Микропрограммный модуль Советский патент 1985 года по МПК G06F9/22 

схемь сравнения и девять элементой И, причем выход третьего блока элементов И соединен с вторым адресным входом запоминающего блока адресных микрокоманд, третий адресный вход которого соединен с выходом кода косвенного адреса следующей адресной микрокоманды запоминающего блока адресных микрокоманд, четвертый адресный вход которого соединен с выходом четвертого блока элементов И, первый вход которого соединен с выходом третьего буферного регистра, информационный вход которого соединен с выходом второго блока элементов И, второй вход которого соединен с первым входом первого элемента ИЛИ и с выходом первого одновибратора, вход которого соединен с первым инверсным входом первого элемента И, с выходом первого элемента И блока выбора направления передачи управления, с инверсным входом пятого блока элементов И, с входом установки в 1 триггера состояния обработки запроса .и с входом второго одновибратора, выход которого соединен с вторым входом второго блока элементов И, пятый адресный вход запоминающего блока адресных микрокоманд является входом условий модуля, вход установки в О триггера состояния обработки запроса соединен с первыми входами второго и третьего элементов ИЛИ, спервым управляющим входом блока регистров приема и с выходом третьего одновибратора, вход которого соединен с выходом признака конца подпрограммы запоминающего блока адресных микрокоманд, вход начальной установки которого соединен, с выходом второго элемента ИЛИ, второй вход которого соединен с инверсным входом третьего блока элементов И,с вторым входом первого элемента ИЛИ, с выходом четвертого одновибратора и с входом элемента задержки, выход которого соединен с вторым входом первого блока элементов И, выход триггера состояния обработки запроса соединен с входом четвертого одновибратора, выход первого элемента ИЛИ соединен с входом установки в 1 триггера пуска, прямой вход третьего блока элементов И и третий вход первого элемента ИЛИ подключен к входу кода команды модуля, выход кода операционной части запроса на

йередачу управления регистра передачи управления соединен с первыми входами третьего и четвертого блоков элементов ИЛИ, выходы которых соединены соответственно с прямым входбм пятого блокаэлементов И и с информационным входом первого буферного регистра, вход установки в О которого соединен с входом установки в О четвертого буферного регистра и с выходом пятого одновибратора, вход которого соединен с выходом второго элемента И, первый инверсный вход которого соединен с вторым управляющим входом блока регистров приёма и с выходом признака наличия собственного адреса регистра передачи управления, выход кода адресной части запроса на передачу управления которого соединен с первым входом второго блока элементов ИЛИ и с вторым входом третьего блока элементов ИЛИ, третий вход которого соединен с первым информационным выходом блока регистров приема и с вторым входом второго блока элементов ИЛИ, выход которого соединен с информационным входом четвертого буферного регистра, выход которого, соединен с первыми входами первой и второй схем сравнения, второй информационный выход блока регистров приема соединен с четвертым йходом третьего блока элементов ИЛИ и с входом четвертого блока, элементов ИЛИ, информационный вход блока регистров приема соединен с выходом первого блока элементов ИЛИ, вход начальной установки модуля подключен к входу начальной установки блока регистров приема, третий управляющий вход которогр соединен с выходом первого элемента И, второй инверсный вход которого соединен с выходом четвертого элемента ИЛИ, входы которого- с первого по восьмой соединены соответственно с первого по восьмой управляющими входами демультиплексора и с выходами соответственно с второго по девятый элементов И блока выбора направления передачи управления, вторые вход схем сравнения соединены с выходом регистра собственного адреса, информационный вход которого является входом собственного адреса модуля, выхо пятого блока элементов И соединен с информационным входом выходного регистра, выход которого соединен с информационным входом демультиплексора и с входом пятого элемента ИЛИ, выход которого соединен через шестой одновибратор с входом установки в О выходного регистра, с четвертым управляющим входом блока регистров приема и с вторым входом третьего элемента ИЛИ, выход которого соедине с входом установки в О регистра передачи управления, второй инверсный вход второго элемента И соединен с третьим информационным выходом блока регистров приема, выходы с первого по восьмой демультиплексора являются соответственно с второго по девятый управляющими выходами модуля, первые входы второго, третьего и четвертого элементов И блока выбора направления передачи управления соединены с выходом Больше первой схемы сравнения, выход Меньше которой соединен с первыми входами пятого, шестого и седьмого элементов И блока выбора направления передачи управления, выход Равно первой схемы сравнения соединен с первыми входами первого, восьмого и девятого элементов И блока выбора направления передачи управления, выход Больше второй , схемы сравнения соединен с вторыми входами второго, пятого и восьмого . элементов И блока выбора направления передачи управления, выход Меньше второй схемы сравнения соединен с вторыми входами третьего, шестого и девятого элементов И блока выбора направления передачи управления, выход Равно второй схемы сравнения соединен с вторыми входами четвертого, .седьмого и первого элементов И блока выбора направления передачи.

1, Модуль по п.I, отличающ и и с я тем, что блок регистров приема содержит группу из fi регистров ( 1, 2,...) группу из (п -1 ) блоков элементов ИЛИ, группу из п блоков элементов И, группу из п элементов ИЛИ, группу из п коммутаторо блок элементов И, элемент И и элемент ИЛИ, причем входы установки в регистров группы подключены к входу начальной установки блока, первый управляющий вход блока подключен к первому входу элемента ИЛИ, второй и третий вхеды которого подключены соответственно к третьему и четвертому управляющим входам блока

выход элемента ИЛИ подсоединен к первому прямому входу элемента И, инверсный вход которого подключен к второму управляющему входу модуля второй прямой вход элемента И соединен с первыми управляю1цнми входами с второго по (ц-1)-й коммутаторов группы, с управляющим входом первого коммутатора группы и с выходом первого элемента ИЛИ группы, который . является третьим информационным выходом блока, остальные управлякяцие входы с второго по .()й коммутаторов группы соединены с соответствующими выходами с второго по :,п-1)-й элементов ИЛИ группы, выход i-ro регистра группы (,2,...M) соединен с первым входом i -го блока элементов И 1руппы и с входом i-ro элемента ИЛИ группы, информационный вход j-ro регистра группы (- ,... п-1) соединен с выходом блока элементов ИЛИ группы, первый и второй входы которого соединены соответственно с выходами j-ro коммутатора группы и (j +1)-го блока элементов И группы, информационный вход п-го регистра группы соединен с выходом п-го коммутатора, первый управляющий которого соединен с выходом п-го коммутатора группы и с первым инверсным входом блока элементов И, остальные управляющие входы п-го коммутатора соединены с соответствующими выходами с второго по (п-1)-й коммутаторов группы, выход элемента И соединен с вторыми входами с первого по п-й блоков элементов И группы и с BTOpbiM инверсным входом блока элементов И, прямой вход которого является информационным входом блока, первый и второй выходы первого блока элементов И группы являются соответственно первым и вторым информационными выходами модуля.

3, Модуль «по п.1,отличающ и и с я тем, что запоминающий бло aдpec ыx микрокоманд содержит постоянную память, дешифратор, регистр группу сумматоров по модулю два, элемент задержки и блок элементов ИЛИ, причем первый, второй, третий и четвертый входы блока элементов ИЛИ являются соответственно первым, вторым, третьим и четвертым адресными входами блока, первый выход

группы выходов блока элементов ИЛИ соединен с первыми входами сумматоров по модулю два группы, остальные выходы группы блока элементов ИЛИ соединены с первой группой информационных входов регистра, вторая группа информационных входов которого подключена к выходам сумматоров по модулю два группы, вторые входы которых подключены к пятому адресному входу блока, вход установки в О регистра является входом начальной установки блока, выход регистра соединен с информационным входом дешифратора, стробирующий вход которого соединен с входом элемента задержки

и является входом синхронизации блока, выход элемента задержки является выходом признака обращения к запоминакнцему блоку операционных микрокоманд блока, выход дешифратора соединен с адресным входом постоянной памяти, первый, второй, третий, четвертый и пятый выходы которой являются соответственно выходами кода адреса операционной микрокоманды блока, кода косвенного адреса следующей адресной микрокоманды блока, кода операции, блока, кода адреса передачи управления блока и признака конца подпрограммы блока.

1 . МККРОПРОГРМ1МНЫЙ МОДУЛЬ,. содержащий запоминающий .блок адресных микрокоманд, блок памяти оп рацинных микрокоманд, регистр пере- дачи управления, первый, второй и третий блоки элементов И, первый блок элементов ИЛИ, первый и второй буферные регистры, триггер пуска и генератор тактовых импульсов, причем выход кода адреса операционной микрокоманды запоминающего блока адресных микрокоманд соединен с адресны входом блока памяти операционных микрокоманд, выход кода микрооперации которого является первым управляющим выходом модуля, группа входов первого блока элементов ИЛИ является группой входов запросов на передачу управления модуля, выход первого буферного регистра соединен с первым входом первого блока элементов И, выход которого соединен с первым адресным входом запоминающего блока адресных микрокоманд, выход кода операций которого соединен с первым информационным входом регистра передачи управления, второй информационный вход которого соединен с выходом кода адреса передачи управления запоминающего блока адресных микрокоманд, выход кода косвенного адреса следующей адресной микрокоманды которого соединён с информационным входом второго буферного регистра, выход которого соединен с первым входом второго блока элементов И, выход признака обращения к блоку памяти операционных микрокоманд запоминающего блока адресных микрокоманд соединен с входом управления записью блока памяти i операционных микрокоманд, единичный (Л выход триггера пуска соединен с входом запуска генератора тактовых импульсов, выход которого соединен с входом синхронизации запоминающего блока адресных микрокоманд, выход признака конца подпрограммы блока памяти операционных микрокоманд соединен с входом установки в С триг гера пуска, отличающийся со тем, что, с целью расширения области О) применения модуля путем организации ел транзитной передачи управляющей информации, он дополнительно содержит блок регистров приема, регистр собственного адреса, третий и четвертый буферные регистры, второй , третий и четвертый блоки элементов ИЛИ, четвертый и пятый блоки элементов, И, триггер состояния обработки запроса, выходной регистр, пять элементов ИЛИ, шесть одновибраторов, два элемента И, элемент задержки, демультиплексор и блок- выбора направления передачи управления, содержащий две

I

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных управляющих II вычислительных систем с использованием множества однотипных микропрограммных управляющих устройств (модулей), .

Цель изобретения - расширение области применения модуля путем организации транзитной передачи управляющей информации.

На фиг.1 представлена функциональная схема предлагаемого микропрограммного модуля; на фиг.2 - функциональная схема запоминающего блока адресных микрокоманд; на фиг.З функциональная схема блока регистров приема; на фиг.4 - функциональная схема блока выбора направления передачи управления.

Микропрограммный модуль распределенной вычислительной системы (фиг.1) содержит запоминающий блок 1 адресных микрокоманд, блок 2 памяти операционных микрокоманд, блок 3 регистров приема, блок А выбора направления передачи управления, регистр 5 передачи управления с выходами 5,1 5.3 соответственно кода операционной частей запроса на передачу управления. кода адресной части запроса на передачу управления и признака наличия собственного запроса данного модуля, регистр 6 собственного адреса, второй 7, третий 8, четвертый 9 и первый 10 буферные регистры, выходной регистр 11, третий 12, второй 13 и четвертый 14 блоки элементов И, второй 15 и первый 16 блоки элементов ИЛИ, триггер 17 пуска, генератор 18 тактовых импульсов, второй 19, первый 20 и третий 21 одновибраторы, триггер 22 состояния обработки запроса, четвертый одновибратор 23, элемент 24 задержки, третий блок 25 элементов ИЛИ, пятый элемент ИЛИ2б, шестой одновибратор 27, четвер- ый элемент ИЛИ 28, первый элемент И 29, первый блок 30 элементов ИЛИ, четвертый блок 31 элементов ИЛИ, первый блок 32 элементов И, второй элемент ИЛИ 33, вход 34 кода команды, вход 35 логических условий, вход 36 собственного адреса, группу входов 37,1 37.8 запросов на передачу управления, вход 38 начальной установки, первый управляющий выход 39, с второгр40 1. по девятый 40.8 управляющие выходы, третий 41, четвертый 42, первый 43, второй 44 и пятый 45 адресные входы запоминающего блока адресных микрокоманд, вход 46 синхронизации запоминающего блока адресных микрокоманд, выход 47 кода адреса операционной микрокоманды запоминающего блока адресных микрокоманд, выход 48 признака обращения к блоку памяти операционных микрокоманд запоминающего блока адресных микрокоманд, выход 49 кода косвенного адреса следующей

311

адресной микрокоманды запоминающего ) блока адресных микрокоманд, выход 50 кода операции запоминающего блока адресных микрокоманд, выход 51 кода адреса передачи управления, выход 52 признака конца подпрограь1мы запоминакйцего блока адресных микрокоманд, третий 53 и четвертый 54 управляияцие входы блока регистров приема, информационный вход 55 блока регистров приема, втррой 56 и первый 57 управляющие входы блока регистров приема, вход 58 начальной установки блока регистров приема, пятый блок 59 элементов И, второй элемент. И 60, пятый одновибратор 61, третий элемент ИЛИ 62 и демультиплёксор 63.

Запоминающий блок адресных микрокоманд содержит (фиг.2) блок 64 элементов ИЛИ, группу сумматоров 65 по модулю два, регистр 66, дешифратор 67, постоянную память 68 и

элемент 69 задержки. I

Блок 3 регистров приема содержит (фиг.З ) группу блоков70.1- 70.h элементов И, группу элементов ИЛИ 71.1

БЛОК 4 выбора направления передачи управления содержит (фиг.4) девять элементов И 77.1 -77.9 и две схемы 78 и 79 сравнения.

Микропрограммный модуль функционирует в пяти режимах; режиме обработки собственной микропрограммы, режиме обработки собственной подпрограммы, режиме передачи управления аналогичному модулю,режиме транзитной передачи управления и режиме обработки запроса на передачу управления от другого аналогичного модуля системы.

В этих режимах в. начальный момент все регистры модуля обнулены, и в регистр 6 собственного адреса записана информация о коде номера строки и столбца данного микропрограммного модуля.

Работа микропрограммного моцуля в режиме обработки собственной микропрограммы начинается путем подачи на вход 34 модуля команды, определяющего начальный адцес микропрограммы. Так как триггер 22 находится в нулевом состоянии (нет запросов от самого устройства на обработку собственной

36754

подпрограмьи и запросов на обработку этим модулем сигналов со стороны других аналогичных модулей j, то сигнал с выхода одновибратора 23 разрешает прохождение с входа 34 устройства начального адреса выполняемой микропрограммы через блок 12 элементов И и блок 64 элементов ИЛИ на информационный вход регистра 66 aanohm0 нающего блока I адресных микрокоманд /(фиг. 2). Подача кода операции,. оп1 еделяющего началышй адрес микро-. программы, на вход 34 микропрограммного модуля через блок 16 элементов ШШ обуславливает единичный сигнал на S-входе RS-триггера 17 пуска

: и устанавливает его в единичное состояние, запуская тем самым генератрр 18 тактовых импульсов, сигнал с выхода которого поступает на вход 46 сиихрониэации запоминающего блока адресных микрокоманд, инициируя начало выполнения микропрограммы. По приходу на стробирующий вход дешифратора 67

5 импульса с входа 46 запоминающего блока адресных микрокоманд происхо- . дит выборка управляющей информации из памяти 68 по адресу, .записанному в регистре 66. С памяти 68 запоминающего блока 1 адресных команд считывается микрокоманда, формат которой определяет адрес операционной микрокоманды (выход 47), косвенный адрес следующей адресной микрокоманды (выход 49)т признак окончания. вьтолнения микропрограммы (выход 52), адрес модуля, которому передается управление (выход 51 ), код операции микропрограммы, которой передается управление (выход 50).

По коду адреса операционной микрокоманды с выхода 47 считывается : микрокоманда из блока 2 памяти на управление, например АЛУ процессора или другим операционным блоком средств обработки информации.

Код адреса- следующей адресной микрокоманды, снимаемый с выхода 49 запоминающего блока 1 адресных микрокоманд, содержит.постоянную (А) и переменную ( )части. Переменная часть кода адреса следующей адресной микрокоманды определяет модифициру емую часть адреса поступающими логи-

ческими условиями на вход 35 запоминающего блока 1 адресных микрокоманд. Код косвенного адреса следующей адресной микрокоманды с выхода 49 поступает на вход 41 и через блок 64 элементов ИЛИ записьшается в регистр 66. Поступающие с входа 35 логические условия МОДИФИЦИР5ПОТ переменную часть кода на группе сумматоров по модулю два (65-1 - 65, п ). В зависимости от поступивших логических условий в регистре 66 формируется адрес очередной адресной микрокоманды, который по приходу импуль са с входа 46 производит выборку ног вой адресной микрокоманды из памяти 68 запоминающего блока 1 адресных микрокоманд. По приходу сигнала с выхода 52 запоминающего блока 1 адресных микрокоманд по окончании выполнения микропрограммы на выходе одновибратора 21 формируется импульс который через элемент ИЛИ 33 обнуляет .регистр 66 запоминающего блока 1адресных микрокоманд, сигнал об окончании микропрограммы с выхода признака конца подпрограммы блока 2памяти операционных микрокоманд поступает на R-вход RS-триггера пуска н-обнуляет его, что прекращает работу генератора тактовых импульсов Микропрограммный модуль переходит в исходное состояние. При работе микропрограммного моду-зо рез

ля в режиме обработки собственной подпрограммы в определенном участк микропрограммы находится микрокоманда, осуществляющая выдачу запроса на обработку собственной подпрограммы. В формате микрокоманды с памяти 68 запоминающего блока адресных микрокоманд поступает информаци об адресе следующей микрокоманды с выхода 49 на вход 41 запоминающего блока 1 адресных микрокоманд и . вход буферного регистра 7, которьй хранит текущее значение адреса следующей микрокоманды. Одновременно с этим на первый информационный вход регистра 5 передачи управления с выхода 50 запоминающего блока 1 адресных микрокоманд считывается код адреса микрокоманды, с которой микропрограммньш модуль должен начать выполнение подпрограммы. С выхода 51 запоминающего блока адресных микрокоманд на второй информационный вход регистра 5 передачи управления считывается -информация от адреса модуля, которому передается управление: в режиме обработки собственной подпрограммы - это соб11

ный регистр 9, который хранит текущее значение этой информации, на первый вход блока 4 выбора направления передачи управления. Информация о собственном адресе данногр модуля в распределенной управляющей системе поступает с регистра 6 собственного адреса на второй вход блока 4 выбора направления передачи управления , где происходят сравнение адресов запроса на передачу управления и данного модуля и выработка девяти управляющих сигналов, восемь из которых дают точную информацию о направлении передачи управляющей информации одному из восьми соседних модулей, наличие девятого сигнала на втором выходе блока 4 указывает на необходимость обработки запроса на передачу управления данным микропрограммным модулем.

Единичный сигнал с второго выхода блока 4 выбора направления передачи управления устанавливает RS-триггер 22 состояния обработки запроса в единичное состояние и через одновибратор 19 разрешает перезапись информации от адреса -следующей микро 5 ственный адрес данного микропрограммного модуля (код номера строки и номера столбца ) в распределенной управляющей системе. Выдача данным модулем запроса на передачу управления инициализуется единичным сигналом метки-признака,записанным в поле 5.3 регистра 5 передачи управления.Этот единичный сигнал, поступая на вход 56 блока 3 регистров приёма, является запрещающим сигналом (через элемент И 74 и блоки 70.1 - 70.П элементов И для выдачи информации из блока 3 регистров приема, который организован как очередь запросов на передачу управления от аналогичных модулей по типу Первый принят - первый обслужен. Таким.образом, при вьвдаче собственного запроса на передачу управления данным модулем запрещаются режим транзитной передачи управления и режим обработки запроса на передачу управления от другого аналогичного модуля, т.е. собственный запрос на передачу управления обладает высшим (абсолютным) приоритетом. С поля .5.2 регистра 5 передачи управления информация о собственном адресе данного модуля поступает чеблок 15 элементов ИЛИ и буфер7команды.из буферного регистра 7 в буферный регистр 8, где он и хранится все время обработки запроса. Установка RS-триггера 22 в единичное состояние через одновибратор 23 и элемент ИЛИ 33 обнуляет регистр 66 запоминающего блока 1 адресных микро команд, импульс с одновибратора 23 подтверждает запуск тактового генера тора и запрещает прохождение информации о начальном адресе микрокоманды с входа 34 модуля через блок 12 элементов И на вход 44 запоминающего блока 1 адресных микрокоманд. Импульс с одновибратора 23 через зле мент 24 задержки поступает с задержкой , необходимой для установки в нулевое состояние регистра 66 запоминающего блока 1 адресных микрокоманд на разрешающие входы блока 32 элемен тов И, разрешая перезапись информациио коде адреса подпрограммы из буферного регистра 10, куда информация . записана через блок 31 элементов ИЛИ иЗ поля 5.1 регистра 5 передачи управления, в регистр 66 через блок 64 элементов ИЛИ и вход 43 запоминающего блока 1 адресных микрокоманд Запоминающий блок 1 адресных микрокоманд, получив информацию по входу 43, функционирует аналогично режиму обработки собственной микропрограммы Конец выполнения подпрограммы инициируется единичным сигналом на выходе 52 запоминающего блока адресных микрокоманд и выходе признака конца подпрограммы блока памяти операци.онных микрокоманд, по которым прекращает работу генератор тактовых импульсов. Через одновибратор 21 сигна с выхода 52 запоминающего блока 1 адресных микрокоманд обнуляет RS-триг гер состояния обработки запроса,чере одновибратор 21 и элемент ИЛИ 33 обнуляется регистр 66 запоминающего блока 1 адресных микрокоманд, через одновибратор 21 и элемент ИЛИ 62 обнуляется регистр 5 передачи управления, и при допущении пустой очереди через элемент И 60 одновибратор 61 формирует импульс на обнуление буфернЬгх регистров 9 и 10, что ведет к появлению нулевого сигнала на- выходе элемента И 77, блока 4 выбора направления передачи управления. По этому сигналу подтверждается нулевое состояние RS-триггера 22,одновибрато 20 формирует импульс, который разре75. 8 шает перезапись информации об адресе хранимой следующей микрокоманды из буферного регистра 8 через блок 14 элементов И и блок 64 элементов ИЛИ в регистр 66 запоминающего блока 1 адресных микрокоманд и через блок 16 элементов ИЛИ устанавливает RSтриггер 17 пуска в единичное состояние, инициируя работу генератора 18 тактовых импульсов для продолжения синхронного выполнения прерванной микропрограммы. Глубина прерывания текущей микропрограммы запросом на обработку собственной подпрограммы равна единице. Продолжение обработки прерванной микропрограммы происходит аналогично режиму обработки собственной микропрограммы. При работе модуля в режиме передачи управления аналогичному модулю в определенном участке микропрограммы находится микрокоманда, осуществляющая выдачу запроса на передачу управления аналогичному микропрограмномумодулю и состоящая из двух частей . В первой части содержится информация о коде микропрограммы (адрес микрокоманды, с которой необходимо начать выполнение микропрограммы ), во второй части - об адресе микропрограммного модуля, которому передается управление, т.е. код номера строки и номера столбца модуля в распределенной управляющей системе. В формате микрокоманды с памяти 68 запоминающего блока 1 адресных микрокоманд . считывается информация об адресе следующей микрокоманды с . выхода 49 на вход 41 и буферный регистр7, хранящий текущее значение адреса следующей микрокоманды. При необходимости передачи управления аналогичному модулю микрокоманда, осуществляющая эту передачу, записывается в регистр 5 передачи управле НИН. На его первый информационный вход поступает информация о первой части микрокоманды (код микропрограммы по передаче управления ), на . второй информационный вход - о вто-Iрои части микрокоманды (адрес микропрограммного модуля, которому передается управление ). Вьщача запроса на передачу управления другому аналогичному модулю иниализируется единичным сигналом с выхода 5.3- признака регистра 5 передачи управле- : ния, где хранится управляющая ий.9

формация до окончания обработки этого запроса. Сигнал метки-признака, поля 5.3 регистра 5 передачи управления, поступая на вход блока 3 регистров приема, запрещает обра- ботку запросов на передачу управления от других аналогичных модулей (движение очереди запросов не происходит) . Информахщя об адресе модуля, которому передается управление с поля 5.2 регистра 5 передачи управления через блок 15 элементов ИЛИ и буферный регистр 9,который хранит текущее состояние этой информации, поступает на соответствующий вход блока 4 выбора направления передачи управления, где она сравнивается с содержимым perHCTpia 6 собственного адреса, информация с которого поступает на соответствующий вход блока 4 выбора направления передачи управления, который функционирует аналогично режиму обработки собственной подпрограммы. Восьмиразрядный код направления передачи управления информации поступает на управляющий вход демультиплексора 63, определяя тем самым одно из восьми возможных направлений вьщачи информации: Вверх, Влево Вниз, Вправо, Вверх-влево, Вверх-вправо, Вниз-влево, Внизвправо.. Нулевой .сигнал на выходе элемента И 77.9 блока 4 выбора направления передачи управления через одновибратор 19 запрещает перезапись адреса следующей микрокоманде из буферного регистра 7 в буферный регистр 8,т.е. выполнение текущей микропрограммы после выдачи запроса на передачу управления в данном режиме не 11рерывается,а функционирование модуля продолжается аналогично режиму обработки собственной микропрограммы. Управляющая информация из регистра 5 передачи управления через блок 25 элементов ИЛИ и блок 59 элементов И по разрешающему нулевому сигиалу блока 4 выбора направления передачи управления переписывается в выход-г ной регистр 1I, откуда поступает на информационный вход демультиплексора 63, который осуществляет выдачу управляющей информации соседнему аналогичному модулю в соответствии с кодом на своем управляющем входе. По сигналу выдачи управляющей информа9367510

щш в демультйплексор 63 через элемент ИЛИ 26 одновибратор 27 формирует импульс, который с задержкой, необходимой для завершения переходных Процессов по передаче управляющей информации соседнему аналогичному модулю с демультиплексора 63, обнуляет выходной регистр и через элемент ИЛИ 62 обнуляет буферные

0 фегистры 9 и 10. Микропрограммный модуль переходит в исходное состояние .

Соседний микропрограммный модуль, получив по своему адресу управляющую

t5 информацию, либо принимает на обработку запрос на передачу управления (если адрес запроса и адрес этого модуля идентичны ), либо осуществляет транзитную передачу управляющей информации (если адрес запроса и адрес этого модуля не совпадают).

В режиме транзитной передачи управ- ления запросы на передачу управления с других аналогичных микропрограммных

5 1 юдулей поступают на входы 37,1-37.8 модуля, откуда через ёлок 30 элементов ИЛИ поступает на информационный вход 55 блока 3 регистров приема,который организован как очередь запросов на

Q передачу управления типа Первым

поступил - первый обслужен. В начальньй момент функционирования на вход 38 модуля (фиг.4) подается единичный -сигнал, которьй, поступая на вход 58 блока 3 .

ров приема, обнуляет регистры 75..i75.П приема (где п- длина очереди), Так как до прихода запроса очередь : пуста, нулевой сигнал с выхода элемента ИЛИ 71.1 через элемент И 74 и нулевой сигнал с выхода элемента ИЛИ 71. п поступают на инверсные входы блока 72 элементов И, разрешая тем самым прием запросов на передачу управления в очередь Первый принятпервый обслужен. Так как регистр 75.1 пуст, то нулевой сигнал с элемента ИЛИ 71.1 через коммутатор 76.1

разрешает прием информации в первый Q регистр 75.1 очереди и через коммутатор 76.2 запрещает прием информации во второй регистр 75:2, нулевое значение которого в свою очередь через элемент ИЛИ 71,1 и коммутатор J 76.2 является разрешающим сигналом для записи информации в регистр 75.1 и через элемент ШШ 71.2 и xoMi-iyTaтор 76.3 является запрещающим сиг1

налом для записи информации в третий регистр 75.3 . Таким образом, группа элементов ИЛИ 71.1 - 71. п и группа коммутаторов 76.1 - 76. п методом попарного запрета-разрешения между регистрами 75.1- 75. п организует очередь так, что запись информации в блок 3 регистров приема осуществляется в строгой последовательности-, начиная с регистра 75.1 и кончая регистром . Так, например, в первый момент времени запись информации разрешена только в первьй регистр 75.1 . После заполнения этого регистра единичный сигнал с элемента ИЛИ 71.1 запрещает через коммутатор 76.1 запись информации в регистр 75. 1 разрешает запись следующего запроса на передачу управления во второй регистр 75.2 и т.д. Если очередь заполнена, то единичные .сигналы с группы элементов ИЛИ 71.1- 71. п, поступая на-управляющие входы коммутаторов 76-1- 76.п, запрещают прием информации во все регистры 75.1 - 75.П. Единичный сигнал с выхода элемента ИЛИ 71.п, поступая на инверсньй вход блока 72 элементов И подтверждает этот запрет,Продвижение очереди осуществляется через группу блоков 70. - 70. п элементов И по разрешающему сигналу с выхода элемента И 74 при отсутствии собственной выдачи запроса на передачу управления (нулевой сигнал с поля 5.3 регистра передачи управления поступает на вход 56 блока регистров приема, что является-инверсным входом элемента И 74) и при условии, что очередь содержит хотя бы одну заявку на передачу управления . В6 время продвижения очереди единичный сигнал с выхода элемента И 74 запрещает через блок 72 элементов И прием информации в блок 3 регистров приема. Продвия:ёние очереди происходит по трем управляющим сигналам, единичное состояние которых говорит о возможности продвижения очереди в блоке 3 регистров приема. Первый сигнал поступает с выхода одновибратора 27 на вход 54 блока 3 регистров приема, если модуль производил либо транзитную передачу управления, либо передачу собственног запроса управляющей- информации в соседний аналогичный модуль. Второй сигнал продвижения очереди поступае

9367512

с выхода одновибратора 21 на вход 57 блока 3 регистров приема после окончания выполнения микропрограммы по запросу на передачу управления. Третий управляющий сигнал продвижения очереди поступает с выхода элемента И 29 на вход 53 блока 3 регистров приема, задает начальное продвижение очереди, если модуль до данного момента времени функционировал только в режиме обработки собственной микропрограммы. При отсутствии собственного запроса на передачу управления (признак поля 5 i 3 регистра 5 передачи управления в нулевом состоянии ) и появлении очереди в блоке 3 регистров приема сформированный до этого на блоке 4 выбора направления передачи управления нулевой сигнал

20 иа всех его выходах через элемент ИЛИ 28 и элемент И 29 разрешает начальное продвижение очереди. Информация об. адресе микропрограммного модуля, которому необходимо передать

25 управление через блок }i элементов ИЛИ и буферный регистр 9, который хранит текущее значение этой информации, поступает на соответствующий вход блока 4 выбора направления передачи управления, где сравнивается с адресной информацией данно, го модуля, которая поступает на соответствующий вход блока 4 выбора направления передачи управления с ре,- гистра 6 собственного адреса моду- . ля, и вырабатывается код адреса передачи управления, который поступает на управляющие входы демультиплексора 63. Управляющая информация с ка регистров приема поступает на блок 25 элементов ИЛИ, откуда по разрешающему сигналу с выхода элемента И блока 4 выбора направления передачи управления через блок 59 элемен j тов И записывается в выходной регистр 11, откуда поступает на демультиплексор 63. Выдача информации одному из соседних микропрограммных модулей происходит аналогично режиму передачи управления аналогичному

50 модулю. Когда выдача информации завёршена, импульс с выхода одновибра- . тора 27, поступая на вход 54 блока 3 регистров приема, разрешает продвижение очереди, если очередь не пуста

55 и лет собственных запросов на передачу управления данного модуля-. Если, появляется собственный запрос на

передачу управления (единичный сигнал признака поля 5.3 регистра 5 передачи управления очередь, блока регистров приема находится в состо.янии ожидания до тех пор, пока это запрос не будет обслужен (регистр передачи управления обнулен).

Режим транзитной передачи данного запроса на передачу управления в модулях распределенной управляющей системы проходит до тех пор, пока адрес этого запроса не совпадет с собственным адресом модуля, обрабатывающего этот запрос в текущий момент времени.

В режиме обработки запроса на передачу управления рт другого аналогичного модуля после приема запросов на передачу управления и формирование очереди в блоке 3 регистров приема работа микропрограммного модуля до выработки сигналов направ ления передачи управления блоком 4 протекает аналогично режиму транзитной передачи управления. Если управление передано именно этому модулю, то единичный сигнал с выхода элемента И 77. 9 блока 4 выбора нап равления передачи управления запрещает запись управляющей информации через блок 59 элементов И в выходной регистр 11, устанавливает RSтриггер 22 состояния обработки запроса в единичное состояние и через одновибратрр 19 разрешает перезаш : адреса следующей микрокоманды из буферного регистра 7 в буферный регистр 8 через блок 13 элементов И, где эта информация хранится пока не будут обслужены все запросы на передачу управления, адресованные этому модулю. По переходу R5-триггера 22 в единичное состояние одновибратор 23 вырабатывает импульс, который через блок 16 элементов ИЛИ прдтверзкдает функционирование генератора 18 тактовых импульсов, запрещает подачу с входа 34 начального адреса микрокоманды, через элемент ИЛИ 33 обнуляет регистр 66 запоминающего блока 1 адресных микрокоманд, через элемент 24 задержки, которая необходима для обнуления регистра 6;6, разрешает прохождение начального адреса микрокоманды запроса на передачу управления с буферного регистра 10, который хранит ее текущее состояние, через блок

93675,14

32 элементов И на вход 43 запоминающего блока 1 адресных микрокоманд.

По завершении вьшолнения микропрограммы запроса на передачу управления на выходе 52 запоминающего Ьлока 1 адресных микрокоманд вырабатывается единичный сигнал, который поступает на одновибратор 21, С соответствующего выхода блока 2 памяти опе0 рационных микрокоманд единичный сигнал окончания подпрограммы Обнуляет RS-триггер 17 пуска, и работа генератора 18 тактовых импульсов прекращается. Импульс с выхода одновибра15 тора 21, поступая на вход 57 блока 3 регистров приема, разрешает продвижение очереди через элемент ЙШ 33,обнуляет регистр 66 запоминающего блока 1 адресных микрокоманд, подготавливая

20 его к обслуживанию следующего запроса на передачу управления. Если следующий запрос на передачу управления , так же как и предыдущий, предназначаете для данного модуля, то на

25 выходе элемента И 77.9 блока 4 вы- . бори направления передачи управления единичный уровень сигнала не изменяется, так как содержимое буферного регистра 9 после перезаписи в него

30 информации следующего запроса не изменяется. Следовательно, буферный регистр 8 продолжает хранение информации об адресе микрокоманды с которой продолжено выполнение микро,35 программы после обработки всех/ зап-, росов, предназначенных для этого модуля. .

Единичный уровень сигнала на S- / входе RS-триггера 22 не изменяется.

40 Импульс с одновибратора 21 по окончании микропрограммы запроса на передачу управления обнуляет RS-триггер 22 на время длительности импульса. Возвращение RS-триггера 22 в

45 единичное состояние сопровождается импульсом с одновибратора 23, которык через блок 16 элементов ИЛИ и с RS --триггера 17 пуска запускает генератор 18 тактовых импульсов и дальнейшее функционирование происходит аналогично указанному.

Если следующий запрос на передачу управления вотличие от предыдущего предназначен для транзитной переда 5 чи, то дальнейшее продвижение очереди приводит к появлению нулевого сигнала на выходе элемента И 77. 9 блока 4 выбора направления передачи 15. управления, так как характер информации, хранящейся в буферном регистре 9, изменяется. Импульс, сформированный одновибратором 21, по окончании программы обнуляет. RS-триггер 22 и через элемент ИЛИ 33 регистр 66 запоминающего блока 1 адресных микро команд. Импульс с одловибратора 20 разрешает прохождение информации об адресе следующей микрокоманды из буферного регистра 8 через блок 14 эле ментов И на вход 42 запоминающего блока 1 адресных микрокоманд, и модуль переходит к o6pa6oTke собственной микропрограммы и транзитной передачи управления одновременно. 75. Таким образом, прерывание текущей микропрограммы происходит только в режимах обработки собственной подпрограммы и в режиме обработки запроса на передачу управления от другого аналогичного модуля. В режиме обработки собственной микропрограммы, в режиме передачи управления аналогичному модулю и в режиме транзитной передачи управления аналогичному модулю прерьшания текущей микропрограммы (т.е. запоминание адреса следующей микрокоманды в первом буферном регистре 8); не происходит.

.3J

I и I

t4

т

«s

w/s;

o

«O

t

evj

ri

СЭ

y

fe