Устройство для декодирования избыточных кодов Советский патент 1984 года по МПК G08C19/28 

Изобретение относится к электросвязи и может быть использовано в системах передачи данных для обработки составных сигналов с избыточностью, формируемых на основе данных и сверхданных помехоустойчивых кодов.

Известно устройство для приема избыточных сообщений, содержащее пороговый блок, блок сравнения и декодер 1.

Недостатком этого устройства является большое время обработки составных сигналов с избыточностью.

Наиболее близким к предлагаемому является устройство для приема избыточных кодов, содержащее приемник, первый вход которого является входом устройства, выход приемника соединен с входами аналогоцифрового преобразователя, первого блока памяти и с первым входом первого элемента ИЛИ, выход которого соединен с первым входом . первого элемента ИЛИ, выход которого соединен с первым входом вычитателя, выход первого блока памяти соединен непосредственно с вторым входом элемента ИЛИ, первым входом блока сравнения и через первый пороговый блок - с объединенными первым входами первого ключа и второго элемента ИЛИ, выход которого соединен с вторым входом вычитателя, выход вычитателя соединен с первым входом усилителя, выход усилителя соединен с входом первого счетчика и с первыми входами анализатора и второго ключа, выход которого соединен с первым входом сумматора, выход сумматора через второй пороговый блок соединен с первым входом декодера, выход декодера соединен с первым входом второго блока памяти, первый выход которого является выходом устройства, вторые вход и выход второго блока памяти соединен соответственно с выходом и вторым входом блока сравнения, выход аналого-цифрового преобразователя соединен с вторым входом декодера, вторым входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, выход которого через регистр соединен с вторым входом сумматора, выход анализатора соединен с вторыми входами первого и второго ключей и с первым входом рещающего блока, выход первого ключа соединен с вторым входом третьего элемента ИЛИ, выход первого счетчика соединен с вторыми входами анализатора и решающего блока, выход которого через второй счетчик соединен с вторым входом усилителя 2.

Недостатком известного устройства является большое время обработки составных сигналов с избыточностью, что снижает пропускную способность устройства.

Цель изобретения - повышение пропускной способности устройства.

Указанная цель достигается тем, что в устройство для декодирования избыточных

кодов, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом аналого-цифрового преобразователя, первый блок памяти, выход которого соединен с входом первого порогового блока и первым входом блока сравнения, выход и второй вход которого соединены соответственно с первыми входом и выходом второго блока памяти, первый сум матор, выход которого подключен через последовательно соединенные второй пороговый блок и первый декодер к второму входу второго блока памяти, выход которого является выходом устройства, введены вторые декодер, блоки задержки и второй, третий, четвертый, пятый, шестой и седьмой сумматоры, выход аналого-цифрового преобразователя соединен с входом первого блока памяти, выход которого соединен непосредственно с первыми входами второго и третьего сумматоров и через первыйблок задержки - с первым входом четвертого сумматора, выход которого соединен через второй блок задержки с первым входом пятого сумматора, выход которого через третий блок задержки соединен с первым входом шестого сумматора, выход второго сумматора соединен через четвертый блок задержки с первым входом седьмого сумматора, выход третьего сумматора соединен с входами пятого и шестого блоков задержки, выходы которых соединены с вторыми входами соответственно пятого и седьмого сумматоров, выход седьмого сумматора соединен с вторым входом шестого сумматора, выход которого соединен с первым входом первого сумматора, выход первого порогового блока соединен с вторыми входами третьего и четвертого сумматоров и через седьмой и восьмой блоки задержки и второй декодер - с вторыми входами первого и второго сумматоров и с третьим входом второго блока памяти соответственно.

Идея функционирования предла1-аемого устройства заключается в том, что входной составной сигнал с избыточностью дискретизируют в аналого-цифровом преобразователе и получают первую точную оценку. Далее ее преобразуют в первую грубую двоичную оценку - кодовую комбинацию, которую, как и при посимвольном приеме, отождествляют с ближайшей разрешенной двоичной кодовой комбинацией. После этого, используя две полученные оценки, формируют вторую точную оценку, которую после преобразования в двоичную кодовую комбинацию (это вторая грубая оценка) также декодируют с помощью обычного двоичного декодера. Получение эффекта приема в целом только вследствие использования двух оценок избыточного сигнала достигается за счет соответствующего выбора уровней квантования. На выход устройства выдают ту из разрешенных двоичных кодовых комбинаций, для которой коэффициент корреляции с первой оценкой больше. На чертеже представлена функциональная схема устройства для градиентного декодирования избыточных кодов. Устройство содержит приемник 1, аналого-цифровой преобразователь 2, в который входит элемент 3 пороговых уровней напряжений и элемент 4 сравнения, блок 5 памяти, блок 6 сравнения, блок 7 задержки сумматор 8, блок 9 задержки, пороговый блок 10, блок 11 памяти, сумматоры 12 и 13, блок 14 задержки, декодеры 15 и 16, блоки 17-20, 20 задержки, порогоый блок 21, сумматор 22, блок 23 задержки, сумматоры 24-26. Устройство работает следующим образом На передающей стороне составной сигнал с избыточностью формируется на основе двоичной кодовой комбинации 0110101, которая принадлежит помехоустойчивому коду, задаваемому порождающей матрицей: 1000111 С - 0101110 0011011 в которой минимальное кодовое расстояние между комбинациями равно 4. При прохождении по каналу связи сигнал подвергается воздействию помех. Сигнал принимается приемником 1 и поступает на вход аналого-цифрового преобразователя 2, где кодируется амплитуда каждого принятого символа сигнала. Цифровой сигнал запоминается в блоке 5 памяти. Если число уровней квантования сигнала 8, то первая точная оценка принятого сигнала может быть, например, Xi 4330707. Пороговый блок 10 формирует двоичную кодовую комбинацию (первую грубу оценку) Xj 1000101 В рассматриваемом приеме для простоты изложения использован короткий помехоустойчивый код, который состоит из М 2 8 разрещенных кодовых комбинаций, где К 3 - количество информационных символов двоичной кодовой комбинации. Пусть в декодерах 15 и 16 декодирование реализуется в соответствии с принципом максиму.ма правдоподобия т. е. комбинация Хг отождествляется с той из разрешенных кодовых комбинаций используемого кода: 1000111, 0101110, 0011011, 1101001, 0110101, 101110, 111010, 0000000, до которой меньше хэммингово расстояние, т. е. в декодере 15 вычисляют расстояние от комбинации Xj до ближайшей разрешенной кодовой комбинации. На выходе декодера 15 формируется разрешенная кодовая комбинация 1000111, которая записывается и хранится в блоке 11 памяти. Одновременно сигналы Xj и Х2 преобразуются во вторую точную оценку - комбинацию Xj, из которой с помощью порогового блока 21 формируют вторую грубу оценку - двоичную кодовую комбинацию Х 0110101. При этом сумматоры 8, 12 и 13 формируют наиболее вероятные комбинации рассогласования первой грубой оценки X по отношению к первой точной оценке Х. Далее с помощью блоков 17, 18 и 23 задержки и сумматора 22 получают противофазную составляющую наиболее вероятной комбинации помехи, а с помощью блоков 14 и 19 задержки и сумматора 24 получают синфазную С помощью сумматора 25 формируют наиболее вероятное значение вектора помехи, суммирование которого с сигналом первой грубой оценки Xj в сумматоре 7 приводит к второй наиболее вероятной точной оценке избыточного сигнала. Из нее с помощью порогового блока 21 получают вторую грубую оценку Х«, избыточного сигнала. Процесс формирования второй точной и второй грубой оценок избыточного сигнала осуществляется посимвольно. Комбинация Xtf подается на вход декодера 16, где вычисляют ближайшую к X разрешенную кодовую комбинацию у 0110101 которая подается в блок 1 I памяти. В блоке 6 сравнения осуществляют следующие операции. Из блока 5 памяти в блок 6 считывают сигнал X j, а из блока 11 - разрещенные двоичные комбинации, т. е. из блока 11 в блок 6 считывают Yg 7000777 и Yg 0770707. В блоке 6 вычисляют модульные расстояния между Xj и Y f Y получая при этом соответственно Р« 2 /Xi/ - 16 Р,5 х - „,/ Результат сравнения Р с PIS показывает, что ближайшей к Х является комбинация Y вследствие чего по управляющему сигналу на выход устройства из блока 11 считывается двоичная кодовая комбинация 0110101. В случае использования посимвольного приема на выход устройства была бы выдана комбинация Y 1000111, т. е. решение было бы ошибочным. Из рассмотренного примера следует, что предлагаемое устройство реализует прием в целом (так как расстояние от Х до Хэммингу равно трем), в то время как при посимвольном приеме эта величина - кратность исправляемых ошибок может равняться только единице. Алгоритм функционирования устройства позволяет обрабатывать данные и сверхдлинные помехоустойчивые коды (сигналы на их основе) при использовании в блоках декодирования соответствующих процедур.

Техническое преимущество изобретения по сравнению с базовым объектом (в качестве которого выбран прототип) заключается в меньшем времени, затрачиваемом

на формирование второй точной оценки составного сигнала с избыточностью, а также в два раза меньшим временем декодирования двух кодовых комбинаций.

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЫХ КОДОВ, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом аналого-цифрового преобразователя, первый блок памяти, выход которого соединен с входом первого порогового блока и первым входом блока сравнения, выход и второй вход которого соединены соответственно с первыми входом и выходом второго блока памяти, первый сумматор, выход которого подключен через последовательно соединенные второй пороговый блок и первый декодер к второму входу второго блока памяти, выход которого является выходом устройства, отличающееся тем, что, с целью повышения пропускной способности устройства, в него введены второй декодер, блоки задержки и второй, третий, четвертый, пятый, шестой и седьмой сумматоры,выход аналого-цифрового преобразователя соединен с входом первого блока памяти, выход которого соединен непосредственно с первыми входами второго и третьего сумматоров и через первый блок задержки - с первым входом четвертого сумматора, выход которого соединен через второй блок задержки с первым входом пятого сумматора, выход которого через третий блок задержки соединен с первым входом шестого сумматора, выход второго сумматора соединен через четвертый блок задержки с первым входом седьмого сумматора, выход третьего сумматора соединен с входами пятого и i шестого блоков задержки, выходы которых соединены с вторыми входами соответствен(Л но пятого и седьмого сумматоров, выход седьмого сумматора соединен с вторым входом шестого сумматора, выход которого соединен с первым входом первого сумматора, выход первого порогового блока соединен с вторыми входами третьего и четвертого сумматоров и через седьмой и восьмой блоки задержки и второй декодер - с вторыми входами первого и второго сумматоров и с ел третьим входом второго блока памяти соотсо ветственно.