Устройство для ввода информации Советский патент 1984 года по МПК G06F3/02 

управляющие входы мультиплексоров группы соединены с входом первого элемента задержки и являются вторым 13ХОДОМ блока, выход первого элемента задержки соединен с первым входом первого элемента И, выход которого является третьим выходом блока, второй вход первого элемент г И соединен с входом второго элемента задержки и является четвертым входом блока, выход второго элемента задержки соединен с первым входом второго триггера и является вторым выходом блока, выход второго триггера соединен с пер

вым входом второго элемента И, выход которого соединен с входом третьего элемента задержки и является четвертым выходом блока, второй вход второго элемента И является пятым входом блока, выход третьего элемента задержки соединен с вторым входом второго триггера, информационные входы мультиплексоров группы являются входами первой группы блока, адресные входы мультиплексоров группы являются входами второй группы блока, выходы мультиплексоров группы являются выходами группы блока.

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ содержащее входные усилители-формирователи, входной регистр, группу элементов ИЛИ, первую группу триггеров, первые шифратор и /гешифратор, ВЫХОД)) усилителей-формирователей соединены с входами входного регистра, выходы которого подключены к входам элементов ИЛИ группы, выходы которых подключены к первым входам триггеров первой группы, выходы которых соединены с входами первого шифратора, отличающеес я тем, что, с целью увеличения быстродеГ Ствия и уменьшения потребляемой мощности, в него введены второй щифратор, второй дещифратор, вторая группа триггеров и блок управления, выходы входного регистра соединены с входами первой группы блока управления, управляющий вход первого шифратора соединен с первым выходом блока управления, первый вход которого является входом Пуск устройства, а второй и третий входы соединены cooTBeTCTBv нно с первым и вторым управляющими выходами первого шифратора, второй управляющий выход которого является выходом синхронизации устройства, информационные выходы первого шифратора являются выходами старших разрядов устройства, выходы первого дешифратора соединены с вторыми входами соответствующих им триггеров первой группы, выходы группы блока управления подключены к первым входам триггеров второй группы, - выходы которых со динены с входами второго шифратора, первый и второй управляющие выходы которого соединены соответственно с четвертым и пятым входами блока управления, третий выход которого соединен с управляю Л ш,им входом второго шифратора и является выходом синхроимпульсов записи данных устройства, информационные выходы второго шифратора соединены с информационными входами второго дешифратора и являются информационными выходами младших разрядов устройства, выходы второго дешифратора соединены с вторыми входами триггеров второй группы, четвертый и второй выходы блока управления соединены соответственно с управляющими входами первого и второго дешифраторов. 2. Устройство по п, 1 , о т л и чающееся тем, что блок управления содержит группу мультиплексоров первый и второй триггеры, первый, второй и третий элементы задержки, первый и второй элементы И, первый вход первого триггера является первым входом указанного блока, второй вход первого триггера является третьим входом блока, выход первого триггера является первым выходом блока.

Изобретение относится к устройствам ввода информации, например, при считывании информации с годоскопических систем.

Известно устройство для ввода информации датчиков, содержащее элементы памяти и шифратор СП.

Недостатком этого устройства является невозможность получения правильной информации при одновременном срабатывании более двух датчиков, а также большое количество электронного оборудования,необходимого для построения такого устройства, так как его основу составляют два шифратора, непосредственно связанных с выходами датчиков.

Наиболее близким к предложенному по технической сущности является устройство для ввода информации, содержащее усилители-формирователи на п входов, п-разрядный входной регистр, первый регистр шифратор, дешифратор, группу элементов ИШ, причем выходы усилителей формирователей подключены к входам входного регистра, выходы которого соединены с входами групп элементов ИЛИ, выходы которых соединены с первыми входa ш первого регистра, выходы которого соединены с входами первого шифратора, выходы которого являются выходами устройства и подключены к входам дешифратора, выходы которого сордннеиы с соответствующими им вто-i

ptjiMH входами триггеров первого регистра 127 .

Основными недостатками данного устройства являются невысокое быстродействие и большое количество микросхем, необходимь х для построе-н.ия устройства, особенно при больших п (свыше 100). Следует отметить, что в современных годоскопических системах величина п может составлять несколько тысяч. Так, при требуется шифратор fia 1024 входа и дешифратор на 10 входов и 1024 выхода. Большое количество электронных схем требует источники большой мощности. Невысокое быстродействие объясняется тем, что сигнал опроса проходит через длинную логическую цепь шифратора. Эта задержка пропорциональна числу входов устройства.

Цель изобретения - увеличение быстродействия и уменьшение потребляемой мощности устройства.

Поставлен шя цель достигается тем что в устройство для ввода информации, содержащее входные усилителиформирователи, входной регистр, перBbul регистр, группу элементов ИЛИ, первые шифратор и деишфратор, выходы усилителей-формирователей соединены с входами взчодного регистра, выходь которого подключе11ы к входам элементов ИЛИ группы, выходы которых подключены к первым входам триггеров первой группы, выходы которых соединены с входами первого шифратора, 31 дополнительно введены второй шифратор, HTopoii дешифратор, вторая группа триггеров и блок управления, выходы входного регистра соединены с входами первой группы блока управления, управляющий вход первого шифратора соединен с первым выходом блока управления, первый вход которого является входом Пуск устройст ва, а второй и третий управляющие входы соединены соответственно с пер вым и вторым управляющими выходами первого шифратора, второй управляющий выход которого является выходом синхронизации устройства, информационные выходы первого шифратора являются выходами старших разрядов устройства, выходы первого дешифратора соединены с вторыми входами соответствующих им триггеров первой группы, а выходы группы блока управления подключены к первым входам триггеров второй группы, выходы которого соединены с входами второго шифратора, первый и второй управляющие выходы которого соединены соответственно с четвертым и пять1м входами блока управления, третий выход которого соединен с управляющим входом второго шифратора и является выходом синхроимпульсов записи данных, информацион ные выходы второго шифратора соединены с инфopмaциo iньLми входами второ го дешифратора и являются информацио ными выходами J Лдшиx разрядов устройства, выходы второго дешифратора соедине-ны с вторыми входами триггеро второй группы, четвертый и второй вы ходы блока управления соединены соот ветственно с управляющими входами первого и второго дешифраторов. Блок управления содерж1- т группу мультиплексоров, первый и второй триггеры, пор1Л)1Й второй и третий эле менты задержки, первый и второй элемен- ы И, первый вход первого триггера является первым входом блока, вто рой вход первого триггера является третьим входом блока, выход первого триггера является первым выходом блока, управляюи ие входы мультиплексоров группы соединены с входом первого элемента задержки и являются вторым входом блока, выход первого элемента задержки соединен с первым входом первого элемента И, выход которого является третьим выходом блокл , второй Влод первого элемента И 7 соединен с входом второго элемента и является четвертым входом блока, выход второго элемента задержки соединен с первым входом второго триггера и является вторым выходом блока, выход второго триггера соединен с первым входом второго элемента И, выход которого соединен с входом третьего элемента задержки и является четвертым выходом блока, второй вход второго элемента И является пятым входом блока, выход третьего элемента задержки соединен с вторым входом второго триггера, информационные входы мультиплексоров группы являются входами первой грушты блока, адресные входы мультиплексоров группы являются входами второй группы блока, выходы мультиплексоров группы являются выходами группы блока. На фиг. 1 приведена структурная схема предлагаемого устройства для случая, когда . Здесь приняты следующие обозначения: 1-0 - 1-255 входы усилителей-формирователей; 2- усилители-формирователи; 3 п-разрядный входной регистр; 3 - О 3- 255 - выходы входного регистра; А-0 - 4-15 - группа элементов ИЛИ; 5 - блок управления; 6-( - 6-15 первая группа трихтеров; 7-0-7-15 вторая группг триггеров; 8 и 9 - первый и второй шифраторы; 10 - 11 первый и второй дешифраторы; 12-13 выходы младших и старших разрядов устройства; 14 - первый вход блока управления; 15 - входы первой группы блока управления; 16, 17 - второй и третий выходы блока управления; 18 входы второй группы блока управления; 19, 20 - третий и первый выходы блока управления; 21 - выходы группы блока управления; 22 - четвертый выход блока управления; 23 - в,,1ход блока управления; 24 второй выход блока управления; 25 упраБЛЯю1ций вход второго приоритетного шифратора 9, 26 - пятый выход блока управления. На фиг. 2 приведена структурная схема блока управления, где обозначено 27-0 - 27-15 - мультиплексоры; 28- синхровходы мультиплексоров; 29- выходы мультиплексоров 30; 31 первый и второй триггеры; 32, 33 первый и второй .элементы И; 34 - 36 первый - третий элементы задержки. Работа устройства поясняется так же с помощью временной диаграммы, изображенной на фиг. 3. Предположим, что число . Считаем, что нумерация входов устро ства идет сверху вниз от 0-255 и ну левой вход имеет наивысший приорите При этом число групп, на которые ра делены входы, будет и име ет номера 0-15. В предлагаемом устройстве используются стандартные ми росхемы, такие как дешифраторы 155 ИДЗ, триггеры 155 ТВ2, мультиплексоры 155 КП1, элементы И, ИЛИ 155 ЛАЗ и 155 ЛА8 и приоритетный шифратор К 155 ИВ1. Мультиплексоры 155 КП1 имеют 16 информационных вхо дов (0-15) и 4 адресных входа (0000 1111 в двоичном коде). В соответствии с этим осуществлены связи выходов входного регистра с информацион ными входами мультиплексоров так, чтобы на выходе устройства формировался двоичный код, как это показано на фиг. 2, Так, нулевые входы мультиплексоров соединены с выходам 3-0 - 3-15, что соответствует нулевой группе 0000, а их первые входы соединены с выходами 3-16 - 2 - 31 и т.д. На выходах 12 формируются двоичные коды сработавших датчиков внутри соответствующей группы. Работу устройства рассмотрим в соответствии с фиг. 1-3. Допустим что сигналы одновременно поступают с датчиков (17, 18, 33 - 34), т.е. информация содержится в 1 и груп пах, что соответствует кодам 00000001, 00010100, 00100001 и 00100010. Сигналы с датчиков через входные усилители-формирователи 1 поступают на входной регистр 3 и на соответствующие входы мультиплексоров 27-0 - 27-15. Проходя элементы ИЛИ 4-1 и 4-2, сигналы запоминаются на триггерах 6-1 и 6-2 и в конечном итоге поступают на входы первого приоритетного шифратора. Следует отметить, что 3 стандартном исполнении приоритетный шифратор помимо информационных входов и выходов имеет так же управляющий вход Разрешение работы и два управляющих выхода. На первом управляющем выходе имеется разрешающий уровень в течение всего времени преобразования данных. Второ управляющий выход Конец преобразова ния вырабатывл(т импульс всякий раз когда на его выходах все триггеры устанавливаются на О. Далее в момент времени t, на вход 14 подается сигнал Пуск, который перебрасывает первый управляющий триггер, разрешая работу первого приоритетного шифратора 8, после чего на его выходах формируется код 0001, который соответствует двоичному коду номера элемента ИЛИ 4-1. Сигналы с выхода первого приоритетного шифратора поступают по трем направлениям: на входы первого дешифратора 10; на вторые (адресные) входы группы мультиплексоров 27-0 - 28-15 и на выходы устройства 13 Б качестве старших разрядов. Одновременно с первого управляющего выхода 16 шифратора 8 на управляющие входы мультиплексоров поступает сигнал, который разрешает работу группы мультиплексоров и далее через элемент задержки 34 поступает на вход элемента И 32, который открыт по второму входу уровнем, поступающим с первого управляющего выхода 23 шифратора 9. В результате на его управляющий вход 25 поступает разрешающий импульс. Величина элемента задержки 34 выбирается такой, чтобы данные на втором регистре установились раньше, нежели поступит сигнал на вход 25. В результате действия импульса с выхода 16 взводятся триггеры 7-1 и 7-2 и далее в момент времени t на выходах второго приоритетного шифратора 9 формируется код 0001, соответствующий наличию 1 на триггере 7-1. Одновременно с первого управляющего выхода 23 второго шифратора 9 через элемент задержки 35 на управляющий вход 24 дешифратора поступает разрешаюнутй сигнал в момент времени tg, с помощью которого дешифруется код 0001, и на его первом выходе (выходы дешифраторов пронумерованы от 0-15) формируется импульс, который сбрасывает на О триггер 7-1. Кроме того, сигнал с выхода 23 поступает на второй вход элемента И32, и на его выходе 19 формируется импульс, который используется в качестве синхроимпульса устройства и для последующей записи данных, например п запоминающее устройство. Таким образом на выходах 12 и 13 формируется код 0010001. осле исчезнонения импульса ил выхое элемента И 42 снова ра зр(;и1Л стоя работа приоритетного шифратора 9, и на его выходах в момент времени t формируется код 0010, который совместно с кодом группы 0001 образует двоичный код следующего сработавшего датчика в первой группе. Этот код сопровождается вторым синхроимпульсом, сформированным на выходе 19 эле мента И 32. Далее сбрасывается на О триггер 7-2, и на втором управляющем выходе 26 второго приоритетного шифратора 9 вырабатывается сигнал, который поступает на второй вход элемента И 33. По второму вход этот элемент открыт уровнем, поступающим с выхода второго управляющег триггера 31. Импульс с выхода 22 вт рого элемента И 33 поступает на управляющий вход первого дешифратора 10 и через линию задержки 36 на вто рой вход триггера 31, устанавливая его на О. На выходе этого триггер вырабатывается импульс по длительно ти, равный времени обработке сигналов ,зарегистрированных в одной гру пе . Таким образом, в момент t на пе вом выходе первого дешифратора 10 вырабатьшается импульс, который сбро сывает на О триггер 6-1. После этого автоматически начинается ввод и шифрация данньсх, записанных во второй группе в такой же последовательности. После сброса на О триггера 6-2 на втором управляющем выходе 22 первого шифратора 8 вырабатывается импульс, с помощью которого сбрасыва ется на О первый управляющий триггер. Кроме того, этот сигнал используется в качестве сигнала Конец работы устройства. Триггеры входного регистра могут быть выполнены на базе триггеров типа защелка и поэтому цепи сброса этого регистра отсутствуют. Если же до поступления сигнала Пуск информация вообще не поступает, то после его подачи на выходе 17 сразу же выработается сигнал Конец работы устройства, а на выходах 12 и 13 будут уровни, соответствующие коду 00000000. По сравнению с известными данное устройство отличается меньшими аппаратурными затратами и потребляемой мощностью при меньшем времени срабатывания .

.

J-/

nsianairivniicVK

-16

J

//

.-/

JJ/

jf

/i

-i

/j

f

6-/

//

« «

H

/j

./3

/7

A|/J|/ J/

;/

15

2г

id

20

L™

A / /f

//

7-15

23

Ж

Z

/,

Ф4/

л л/

О

29

2715

3-

л

-СЗ

/5

/

3-1.6 о

. 3-31 J--4

/5V

19 2

22