Устройство для синхронизации воспроизведения оптоэлектронного запоминающего устройства Советский патент 1984 года по МПК G11C11/42 

Изобретение относится к области н кош1емия информации, а именно к устройствам дня синхронизации воспроизведения оптоэлектронного запоминающего устройства. Известно устройство для синхрониэгщии воспроизведения оптоэлектронного запоминающего устройства, содержащее блок фазовой автоподстройки частоты 1 , Недостаток этого устройства соетоит в недостаточной точности синхро низации, приводящей к срыву режима синхронизма. Известно также устройство для син хронизации воспроизведения оптоэлектронного запо1.«нающего устройства, содержащее .последовательно соеди ненные делитель частоты, фазовый детектор, интегратор и управляемый генератор, дифференцирующий блок, coe-t диненный с компаратором и детектором нуля 23. Недостаток известного устройства недостаточная точность синхронизгщии при потенциальной записи сигналов. Цель изобретения - повышение точности синхронизации оптоэлектронного запоминающего устройства. С этой целью в устройство для син хронизации воспроизведения оптоэлект ронного запоминающего устройства, со держащее последовательно соединенные фазовый детектор, интегратор и управляемый генератор, первый блок фазовой автоподстройки частоты и дифференцирующий блок, вход которого является входом устройства, введены второй блок фазовой автоподстройки частоты, регистр сдвига, D-триггер и первый и второй мультиплексоры, причем глхода даФФеренцирую.щего блока подключен через первый и второй блоки фазовой автоподстроки Частоты к информационному и синхронизирхповвем входам D-григгера, подсоединенного выходами к первым входам первого и второго мультиплексоров, информацион ный вход регистра сдвига соеданен с выходом первого мультиплексора, первый и второй входы фазового детек тора подключены к выходу второго мул типлексора и к выходу последнего раз ряда регистра сдвига, выход одного из разрядов которого является выходом устройства, при этом выход управ ляемого генератора подключен к синхронизирующе входу регистра сдвига, нулевые входы соответственно пер вого и второго мультиплексоров подсоединены к синхронизирующему входу D-триггера, информационный вход которого соединен с единичными входами первого и второго мультиплексоров. На чертеже приведен один из возможных вариантов устройства для синхронизации воспроизведения оптоэлект ронного запоминающего устройства. Устройство для синхронизации воспроизведения оптоэлектронного запоминающего устройства содержит последовательно соединенные фазовый детектор 1, интегратор 2 и управляемый генератор 3, первый блок 4 .фазовой автоподстройки частоты и дифференцирующий блок 5, вход которого является входом б устройства, а также второй блок 7фазовой автоподстройки частоты, регистр 8 сдвига, О-триггер 9 и первый и второй мультиплексоры 10 и 11, причем выходы дифференцирующего блока 5 подключены через первый и второй блоки 4 и 7 фазовой автоподстройки частоты к информационному и синхронизирующему входам D-триггера 9, подсоединенного выходами к первым входам первого и второго мультиплексоров 10 и 11. Информационный вход регистра 8 сдвига соединен с выходом первого мультиплексора 10, первый и второй входы фазового детектора 1 подключены к выходу второго мультиплексора и к выходу последнего разряда регистра 8сдвига, выход одного из разрядов,; которого является выходом 12 устройства, при этом выход управляемого генератора 3 подключен к синхронизирующему входу регистра 8 сдвига, нулевой и единичный входы соответственно первого и второго мультиплексоров 10 и 11 - к синхронизирующему входу D-триггера 9, информационный вход которого соединен с единичным и нулевым входг1ми первого и второго к льтиплексоров 10 и 11. Сигналы первого 4 и второго 7 блоков фазовой автоподстройки частоты с помощью дифференцирующего блока 5 отслеживают позиции соответственно фронта и спада воспроизведенного сигнала на входе 6. При отсутствии искажгиощих сдвигов фронта с спада входного сигнала сигналы обоих блоков 4 и 7 фазовой автоподстройки частоты совпадают по фазе, такую же фазу имеет и сигнал на выходе 12. При наличии сдвигов фронта и спада входного сигнала, которые при потенциальной оптической записи равны по величине и ориентированы противополсйкно, фазы сигналов блоков 4 и 7 фазовой аВТоподстройки частоты изменяются в противоположных направлениях . относительно номинальной позиции. Мультиплексор 10 и 11 с помощью D-триггера 9 перёдшот сигналы с блоков 4 и 7 фазовой автоподстройки частоты на входы фазового детектора 1, чем отстающий по фазе сигнал непосредственно, а опережающий - с згщержкой, равной времени его прохождения .. через регистр 8 сдвига. Фазовый детектор 1 выявляет рассогласование по фазе между yкaзaнны ac сигналами и с помощью интегратора 2 корректирует

31109806Л

частоту управляемого генератора 3вует номинальной позиции Фронта и спавплоть до полной компенсации рассогла-да входного сигнала. сования. Поскольку в установившемся

режиме фазы сравниваеьшх фазовым де- Использование изобретения позволятектором 1 сигналов совпадают, а вы-ет значительно повысить точность синход 12 берется со среднего разряда хронизацин, в результате чего на порегистра 8 сдвига, то, следовательно,рядок снижается вероятность срыва

фаза сигнала на выходе 12 соответст-синхронизма.

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВОСПРОИЗВЕДЕНИЯ ОПТОЭЛЕКТРОЙНОГО ЗАПОМИНШВДЗГО УСТРОЙСТВА, содержащее пЬследовательно соединенные фазовый детектор, интегратор и управляемый генератор, первый блок фазовой автоподстройки частоты и диффёренцируюгдай йдок, вход которого является входом устройства, о т личающееся тем, что, с целью повышения точности синхронйэсщииг в него введены второй блок фазовой автоподстройки частоты, регистр сдвига, D-триггер и первый и второй мультиплексоры, причем выходы дифференцирующего блока подключены через первый и второй блоки фазовой автоподстройки частоты к информационному и синхронизирующему входам D-триггера, подсоединенного выходами к первым входам первого и второго мультиплексоров, информацион.ный вход регистра сдвига .соединен с выходом первого мультиплексора, первый и второй входы фазового детектора подключены к выходу второго мультиплексора и к выходу последнего разряда регистра сдвига, выход одного , из разрядов кото1юго является выходом устройства, при этом выход управляемого генератора подключен к синхро- § низирующему входу регистра сдвига, (Л .нулевые входы соответственно первого . и второго мультиплексоров подсоединены к синхронизирующему входу D-триг гера, информационный вход которого соединен с единичными входами перво- g го и второго мультиплексоров. со 00 о Од