Устройство для регистрации режимов работы двигателя Советский патент 1984 года по МПК G07C3/00 

3. Устройство по п. 1, о т л и ч а ю. щ е ее я тем, что цифровой анализатор уровня сигнала содержит элемент И, элемент сравнения, шифратор, дешифратор и счетчик, выход которого через последовательно соединенные дешифратор и шифратор подключен к первому входу элемента сравнения, второй вход которого является третьим входом цифрового анализатора

уровня сигнала, первым входом которого являются первые входы счетчика и элемента И, выход которого соединен с вторым входом счетчика, выход элемента сравнения подключен к второму входу элемента И, третий вход которого является вторым входом цифрового анализатора уровня сигнала, выход дешифратора является выходом цифрового анализатора уровня сигнала.

1. УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ РЕЖИМОВ РАБОТЫ ДВИГАТЕЛЯ, содержащее датчики, аналого-цифровой преобразователь, коммутаторы, блок синхронизации, блок памяти, выход которого соединен с первь1м входом блока вывода информации, элементы И и регистр, отличающееся тем, что, с целью повьшения точности устройства, в него введены аналого-цифровые преобразователи и по числу датчиков цифровые анализаторы уровня сигнала, блоки элементов ИЛИ, элемент ИЛИ, сумматор и дешифратор, первый выход которого соединен с первыми входами цифровых анализаторов уровня сигнала и аналого-цифровых преобразователей, к вторым входам которых подключен первый выход блока синхронизации, выходы датчиков соединены с третьими входами соответствующих аналого-цифровых преобразователей, выходы которых подключены к третьим входам соответствующих цифровых анализаторов уровня сигнала, выходы которых через первый блок элементов ИЛИ соединены с входами коммутаторов, выходы которых подключены к первым входам второго блока элементов ИЛИ, выход которого соединен с первым входом блока памяти, выход которого через сумматор подключен к первым входам элементов. И, выходы которых соединены с первым входом регистра, выход которого подключен к второму входу блока памяти, с третьим входом которого соединен второй выход дешифратора, третий выход которого подключен к вторым входам элементов И, первый выход блока вывода информации соединен с первым входом элемента ИЛИ, выход которого подключен к четвертому входу блока памяти, четвертый и пятый выходы дешифратора соединены с вто$ рыми входами соответственно элемента ИЛИ и регистра, второй выход блока вывода информации подключен к вторым входам второго блока элементов ИЛИ, второй выход блока синхронизации соединен с входом дешифратора и с управляющими входами коммутаторов . 2. Устройство по п. 1, отличающееся тем, что блок син хронизации содержит переключатель, делитель частоты, счетчик и генератор импульсов, выход которого соединен с первым входом переключателя, первый выход которого подключен к первому входу делителя частоты и является первым выходом блока синхронизации, общая щина питания соединена с вторым входом переключателя, второй выход которого подключен к первому входу счетчика и к второму входу делителя частоты, выход которого соединен с вторьм входом счетчика, выход которого является вторым выхо-дом блока синхронизации.

Изобретение относится к области регистрации режимов работы машин с переменными параметрами и может быть использовано, например, для многоканальной регистрации и получения статистической информации о многопараметровом взаимном распределеНИИ режимов работы двигателя внутреннего сгорания во времени при испы тании и эксплуатации его .на наземных транспортных мапшнах. Известно устройство для учета вре мени работы двигателя при эксплуатации и испытаниях его в наземных транспортных машинах, содержащее датчики измеряемых параметров, представляющие собой частотные датчики скоростного и нагрузочного режимов, подключенные через преобразователи в виде счетчиков импульсов и дешифра торы к блоку памяти, представляющему блок счетчиков времени Л . Однако это устройство не обеспечи вает многоканальную регистрацию и получение статистической информации о многопараметровом взаимном распределении режимов работы двигателя во времени. Наиболее близким к изобретению по технической сущности является уст ройство для регистрации режимов рабо ты двигателя, содержащее датчики аналого-цифровой преобразователь, коммутаторы, блок синхронизации, бло памяти, выход которого соединен с Первым входом блока вывода информации, элементы И, регистр, компараторы, блок контроля и усилители 2j . Известное устройство не обеспечивает получение статистической информации о взаимном распределении режимов работы двигателя во времени при испытаниях и эксплуатации его на наземных транспортных машинах ввиду занесения информации в отдельные ячейки памяти для каждого уровня каждого измеряемого параметра. В связи с этим, позволяя решать частные и независимые задачи по исследованию режимов, это устройство не может быть использовано для решения основной задачи - определения распределения режимов в зависимости друг от друга, а следовательно, и определения действительной загрузки двигателя при эксплуатации его в транспортной машине в условиях неустановившихся режимов движения. . Целью изобретения является повьш1ение точности устройства путем обеспечения многоканальной регистрации и ползгчения статистической информации о многопараметровом взаимном распределении режимов работы двигателя во времени. Поставленная цель достигается тем, что в устройство для регистрации режимов работы двигателя, содержащее датчики, аналого-цифровой пре- образователь, коммутаторы, блок синхронизации, блок памяти, выход которого соединен с первым входом блока вывода информации, элементы И и регистр, введены аналого-цифровые преобразователи и по числу датчиков цифровые анализаторы уровня сигнала, блоки элементов ИЛИ, элемент ИЛИ, сумматор и дешифратор, первый выход которого соединен с первыми входами 31 цифровых анализаторов уровня сигнала и аналого-црэфровых преобразователей, к вторым входам которых подключен первый выход блока синхронизации, выходы датчиков соединены с третьими входами соответствующих аналого-цифровых преобразователей, выходы которых подключены к третьим входам соответствующих цифровых анализаторов уровня сигнала, выходы которых через первый блок элементов ИЛИ соединены с входами коммутаторов, выходы которых подключены к первым входам второго блока элементов ИЛИ, выход кото рого соединен с первым входом блока памяти, выход которого через сумматор подключен к первым входам элемен тов И, выходы которьЪс соединены с пе вым входом регистра, выход которого подключен к второму входу блока памя ти, с третьим входом которого соединен второй выход дешифратора, третий выход которого подключен к вторым входам элементов И, первый выход бло ка вывода информации соединен с первым входом элемента ИЛИ, выход ко торого подключен к четвертому входу блока памяти, четвертый и пятый выхо ды дешифратора соединены с вторыми входами соответственно элемента ИЛИ и регистра, второй выход блока вывод информации подключен к вторым входам второго блока элементов ИЛИ, второй выход блока синхронизации соединен с входом дешифратора и с управляющим входами коммутаторов. При этом блок синхронизации содер жит переключатель, делитель частоты, счетчик и генератор импульсов, выход которого соединен с первым входом переключателя, первый выход которого подключен к первому входу делителя частоты и является первым выходом блока синхронизации, общая пшна питания соединена с вторым входом переключателя, второй выход которого подключен к первому входу счетчика и к второму входу делителя частоты, выход которого объединен с вторым входом счетчика, выход которого является вторым выходом блока синхронизации . Кроме того, цифровой анализатор уровня сигнала содержат элемент И, элемент сравнения, шифратор, дешифратор и счетчик, выход которого через последовательно соединенные дешифратор и шифратор подключен 70 к первому входу элемента сравнения, второй вход которого является третьим входом цифрового анализатора уровня сигнала, первым входом которого являются первые входы счетчика и элемента И, выход которого соединен с вторым входом счетчика, выход элемента сравнения подключен к второму входу элемента И, третий вход; которого является вторым входом цифрового анализатора уровня сигнала, выход дешифратора является выходом цифрового анализатора уровня сигнала. На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - блок-схема вьшолнения цифрового анализатора уровня Сигнала. Устройство содержит датчик 1, . аналого-цифровые преобразователи 2, цифровые анализаторы 3 уровня сигнала, первый блок 4 элементов ИЛИ, коммутаторы 5, второй блок 6 элементов ИЛИ, блок 7 памяти, сумматор 8, элементы И 9, регистр 10, блок 11 вывода информации, элемент ИЛИ 12, генератор 13 импульсов, переключатель 14, делитель 15 частоты, счетчик 16, дешифратор 17, шины 18 и 19, блок 20 синхронизации. . Цифровой анализатор 3 уровня сигнала содержит элемент 21 сравнения, элемент И 22, шифратор 23, дешифратор 24 и счетчик 25. Входные сигналы, представляющие собой, например, сигналы частотных датчиков скоростного и нагрузочного режимов и сигнал потенциометрического датчика тормозного режима образуют одну из групп измеряемых параметров. Другие группы могут быть образованы сигналами датчиков номера передачи, термо-, вибро-, тензодатчиков, датчиков ускорений, датчиков органов подачи топлива и др. Устройство работает следующим образ ом. Сигналы датчиков 1 измеряемых параметров поступают на входы аналого-цифровых преобразователей 2, преобразуюшрх аналоговый сигнал в коди работающих в интервале времени, задаваемом блоком 20 синхронизации через дешифратор 17, по командам которого циклично, в определенной последовательности с заданным интервалбм опроса и записи, например 5 в данном случае опроса- записи- 1с, осуществляется измерение параметров С выходов преобразователей 2 сиг налы в цифровом виде поступают на анализаторы 3 У15овней. С помощью счетчика 25, дешифратора 24 и шифра тора 23 устанавливаются границы уровней в цифровом коде, который на элементе 21 сравнения сравнивается с кодом, поступающим с выхода преобразователя 2. До начала сра нения кодов элемент И 22 заперт сигналом дешифратора 17. По окончании измерения параметра на выходе преобразователя 2 устанавливается код, соответствующий измеренному параметру, и поступает на элемент 2 сравнения, с другой стороны на него поступает код, соответствующий гран це первого уровня. В начале процесса определения границы уровня измеренного параметр элемент И 22 может оказаться или .за пертым или открытым. Если значение измеренного параметра, выраженное в коде, меньше кода, соответствующе го первой границе, элемент И 22 ост ется запертым, импульсы генератора 13 на счетчик 25 не поступают, и дешифратор 24 остается в первом состоянии, соответствующем первому уровню. Если значение измеренного параметра, выраженное в коде, больш кода, соответствующего первой грани це, элемент И 22 отпирается, и импульсы генератора 13 начинают посту пать на счетчик 25, который меняет свои состояния до тех пор, пока не установится код границы уровня, соо ветствующего значению измеренного параметра. В результате этого элемент И 22 запирается и поступление импульсов генератора 13 на счетчик 25 прекращается. На вход блока. 4 поступает единичный код, соответствующий состояниям дешифратора 24, т.е. уровням измеряемого параметра, которйй и преобразуется в блоке 4 в двоичньй код, являющийся составной частью адресного кода используемой ячейки памяти. Полная комбинация адресного кода формируется всеми элементами ИЛИ блока 4, составляющими данную группу, и по команде дешифратора 17 через коммутаторы 5 каналов и блоков .6 поступает на адресные входы блока 7 памяти. Одновременно с сигн 706 лами счетчика 16, переключающими коммутаторы 5, с дешифратора 17 на управляющие входы блока 7 поступают сигналы Запись - считывание непосредственно и сигналы Выбор микросхемы через элемент ИЛИ 12, а сигналы Занесение и Сброс поступают на элементы И 9 и регистр 10 соответственно. По командам-дешифратора 17 Считывание и Выбор микросхемы содержимое ячейки памяти, адрес которой установлен в данный момент на адресных входах блока 7, поступает на информационные входы сумматора 8, с выхода которого снимается содержимое ячейки, увеличенное на единицу, так как на входе последовательного переноса установлен признак прибавления единицы младшего разряда. По команде Занесение отпираются элементы И 9 и содержимое сумматора 8 заносится в регистр 10. П.о командам Запись и Выбор микросхемы содержимое регистра 10 заносится обратно в блок 7 памяти в ту же ячейку. После вьтолнения названных операций сигналом Сброс регистр 10 приводится в исходное состояние, а на выходе дешифратора 17 формируется очередной сигнал, по команде которого с.помотцью коммутатора 5 к адресным входам блока 7 подключается следующая группа элементов ИЛИ блока 4. Процесс занесения результата измерения в очередную ячейку памяти повторяется. Считывание информации, накопленной в ячейках памяти, осуществляется переводом переключателя 14 в положение Считывание из положения Запись и с поступлением команды на считывание извне. При поступлении . сигналов извне, например от перфорйтора, в блоке 11 формируется код адреса ячеек памяти, поступающий через блок 6 на адресные входы блока 7, и одновременно с этим формируется сигнал Выбор микросхемы, поступающий на его управляющий вход через элемент ИЛИ 12. По этим сигналам информация, накопленная в ячейках памяти, с помощью блока 11 выводится на внешний носитель, например перфоленту. Темп считывания задается внешним регистратором, например ленточным перфоратором. Блок 7 памяти содержит 512 ячеек памяти емкостью 16 бит каж7дая. Одну из групп регистрируемых параметров составляют, например, параметры скоростного, нагрузочного и тормозного режимов. Для заданного диапазона измеряемых частот вращения вала скоростного режима в пределах 0-108 Гц установлено десять уровней с неравномерным шагом разбиения. Для зада,нного диапазона измеряемых частот вращения вала нагрузочного режима в пределах 50-91,7 гц установлено восемь уровней с неравномерным шагом разбиения. Для заданного диапазона измеряемого напряжения постоянного тока датчика тормозного режима в пределах 0-24 В установлено четыре уровня с шагом, равным 6 В. Для этой группы парёметров отведено 320 ячеек памяти . Остальные ячей ки распределены между другими группами или отдельными параметрами . 08 Предлагаемое устройство для регистрации режимов работы двигателя транспортного средства во времени в отличие от известного режимомера позволяет осуществить многоканальную регистрацию и получить статистическую информацию о многопараметровом взаимном распределении режимов работы двигателя во времени с последующим ВЫВ.ОДОМ информации, например с помощью ленточного перфоратора на вычислительную машину, что .обеспечивает более полное и быстрое уточнение режимов загрузки двигателя в зксплуатаид и, позволяет обосновать выбор наиболее напряженных режимов для проведения прочностных расчетов и уточнить программу длительных стендовых испытаний двигателя, что позволит в конечном итоге повысить надежность, экономичность и долговечность транспортного двигателя.

К 20

KZ

Фиг. Z