Устройство для сжатия данных при обмене между электронными вычислительными машинами Советский патент 1984 года по МПК G06F3/04 

Изобретение относится к вычислительной технике. Известно устройство для обмена информацией, содержащее два блока памяти, регистр ардреса, регистр регенерации, группу элементов И, коммутаторы ввода и вывода, узел согласования с объектом, узел синхронизации, узел усилителей, элементы И, ИЛИ, дешифратор, узел формирования адреса запроса на обмен 1. Известное устройство не позволяет кодировать данные избирательно, чтобы сократить объем данных, участвующих в обмене с наибольшей частотой. Известно устройство, содержащее блок управления, включаюшее дешифраторы признаков начального адреса, командной информации, числовой информации и триггер, блок формирования адреса, блоки преобразования командной и числовой информации 2. Данному устройству присущ тот же недостаток, что и предыдущему. Наиболее близким к предлагаемому является устройство, содержащее буферные регистры, два управляющих регистра, регистр адреса, регистр маркера, коммутаторы и счетчик байтов. Устройство обеспечивает редактирование слов по байтам, формирование слов разных форматов, выделение полей внутри слова, позволяет уменьшить затраты машинного времени при обмене информацией 3. Однако устройство не обеспечивает автоматического перекодирования данных в зависимости от интенсивности их участия в межмашинном обмене, что снижает эффективность обмена и обусловливает ситуации, при которых время обмена данных в каналах превышает допустимое, что задерживает решение задачи. Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается тем, что в устройство, содержащее регистры числа, регистры адреса, коммутаторы, введены сумматор, переключатель, схемы сравнения, блок управления, включающий генератор тактовых импульсов и дешифратор , ассоциативный запоминающий блок, первые информационные вход и выход которого соединены соответственно с информационными входом и выходом устройства, управляющий вход задания режима соединен с первым выходом дешифратора, разрешающие входы первого, второго и третьего коммутаторов соединены с первым выходом дешифратора, второй информационный выход ассоциативного запоминающего блока соединен с информационными входами первого регистра адреса и сумматора, выход которого подключен к информационному входу первого регистра числа, информационный выход аосоциативного запоминающего блока соединен с информационными входами второго регистра адреса и второго регистра числа, выходы разрядов первого регистра адреса соединены с первыми группами информационных входов первой схемы сравнения, первого и второго коммутаторов, выходы разрядов второго регистра адреса соединены с второй группой информационных входов первой схемы сравнения и с первой группой информационных входов третьего коммутатора, выходы разрядов первого регистра числа соединены с первой группой информационных входов перек 1ючателя и с вторыми группами информационных входов первого и третьего коммутаторов, выходы разрядов второго регистра числа соединены с второй группой информационных входов переключателя и с второй группой информационных входов второго коммутатора, выходы первого, второго и третьего коммутаторов соединены с вторым информационным входом ассоциативного запоминающего блока, первая и вторая группы выходов переключателя соединены соответственно с первой и второй группами входов второй схемы сравнения, выходы первой и второй схем сравнения подключены соответственно к информационным входам дешифратора, вход синхронизации которого соединен с выходом генератора тактовых импульсов, вход которого подключен к информационному входу устройства, второй выход дешифратора соединен с разрешающим входом переключателя. На фиг 1 приведена блок-схема вычислительной системы, в которой используется предлагаемое устройство; на фиг. 2 - схема устройства; на на фиг. 3 - схема блока управления; на фиг. 4 и 5 - временные диаграммы рабЬты. На схемах приняты следующие обозначения: устройства 1 и 2; электронные вычислительные мащины (ЭВМ) 3 и 4; аппаратура 5. и б передачи данных; канал 7 связи; информационная 8 связь, ассоциативный запоминающий блок 9; блок 10 управления; сумматор И; регистр 12 числа; регистр 13 адреса; регистр 14 числа; регистр 15 адреса; схема 16 сравнения; переключатель 17; схема 18 сравнения; коммутаторы 19 - 21, генератор 22 тактовых импульсов; дешифратор 23. Устройство в составе вычислительной системы работает следующим образом. Между ЭВМ 3 и ЭВМ 4 через аппаратуру 5 и 6 передачи данных по каналам 7 связи происходит обмен буквенно-цифровыми данными, представляющими собой последовательность йонятий, слов, словосочетаний. Понятия в виде словарей или массивов хранятся в памяти ЭВМ. Номер понятия в словаре (или его производная) является кодом понятия и заменяет его при обмене данных между ЭВМ.

Коду понятия взаимно-однозначно соответствует- адрес, по которому в памяти устройства хранится величина частоты участия понятия в обмене между ЭВМ. При передаче из ЭВМ в канал связи или при приеме из канала связи конкретного понятия код понятия передается из ЭВМ 3 в устройство 1, из ЭВМ 4 - в устройство 2.

На основании этого в устройствах 1 и 2 накапливается частота участия данного понятия в обмене. После увеличения частоты понятия устройства 1 и 2 синхронно производят поиск частоты, величина которой меньше величины изменившейся частоты. -При этом поиск производится только из того множества частот, которые соответствуют понятиям с кодом меньшей разрядности, чем код понятия, частота которого изменилась. Если такая частота найдена, то в устройстве она меняется местами с изменившейся частотой, а устройства 1 и 2 выдают в ЭВМ 3 и ЭВМ 4 коды понятий, частоты которых поменялись местами. При поступлении этих кодов в ЭВМ 3 и ЭВМ 4 производится перемена кодов у соответствуюших понятий.

Вычислительная система работает в соответствии с временной диаграммой (фиг. 4), на которой изображен .цикл работы системы, когда код понятия передается от ЭВМ 3 и ЭВМ 4. Аналогичная диаграмма соответствует передаче кода понятия от ЭВМ 4 и ЭВМ 3.

Более коротким. кодом устройство кодирует те понятия, которые чаще участвуют в обмене между ЭВМ. Автоматическое перекодирование понятий при изменении частот обеспечивает синхронно в обеих ЭВМ, причем перекодированию подлежат только те понятия, соотношение частот которых изменилось и коды отличаются по количеству разрядов. Таким образом, за счет уменьшения длины кодов понятий, наиболее активно участвующих в обмене, повышается эффективность обмена данными.

В ассоциативном запоминающем блоке 9 хранятся числа, которые представляют собой частоты участия понятия в обмене между ЭВМ. Код понятия и адрес частоты участия кода в обмене взаимно-однозначно соответствуют друг другу. Адрес содержит номер секции, в которой хранится частота. В данной секции хранятся частоты тех понятий, коды которых содержат одинаковое количество разрядов, на единицу меньшее, чем количество разрядов в кодах, частоты обмена которых хранятся в следующей секции.

Сигнал от ЭВМ о поступлении номера понятия (участвующего в обмене) подается на вход блока 10 управления и запускает генератор 22 тактовых импульсов, который через дешифратор 23 начинает формировать сиггналы управления циклом работы устройства.

Устройство работает в соответствии с временной диаграммой (фиг. 5).

Первый сигнал управления поступает с выхода блока 10 управления на управляющий вход блока 9. По этому сигналу в блоке 9 коду понятия, поступающему по информационной 8 связи на вход блока 9, формируется адрес и на выход блока 9 поступает число, представляющее собой частоту участия понятия в обмене, которое передается на вход сумматора 11, в сумматоре увеличивается на единицу и с его выхода поступает на вход регистра 12 числа. Кроме того, с этого же выхода блока 9 на вход регистра 13 адреса поступает адрес числа. С другого выхода блока 9 на

входы регистра 14 числа и регистра 15 адреса поступают очередные число и адрес, начиная с первого числа первой секции. С выхода регистров 13 и 15 адреса поступают на первую схему 16 сравнения, которая подает сигнал на вход блока 10 управления, если номер секции второго адреса меньше номера секции первого адреса. Если схема 16 не подает сигнал, то блок 10 управления вырабатывает сигнал окончания цикла работы и подает его с выхода на управляюший вход блока 9. При поступлении от схемы 16 сравнения сигнала на вход блока 10 управления в блоке 10 вырабатывается второй сигнал управления, который поступает на второй выход блока 10 управления.

г

Второй сигнал управления с второго

выхода блока 10 управления поступает на вход переключателя 17 и пропускает числа с выходов регистров 12 и 14 на входы схемы 18 сравнения. Схема 18 сравнения вырабатывает сигнал, если число в регистре 12 больше числа в регистре 14, т. е. если частота участия в обмене понятия из секции с большим номером больше частоты понятия из секции с мерьшим номером. Если схема 18 сравнения не подает сигнал,

то блок 10 управления вырабатывает третий сигнал управления, который поступает с выхода блока 10 управления на вход блока 9 и подает на выход блока 9 следующий по порядку адрес и число и повторяет действия, вызванные первым сигналом управления; сравнение адресов в схеме 16 сравнения и подачу (по результатам сравнения) сигнала окончания цикла работы либо второго сигнала управления. С выхода схемы 18 сравнения сигнал поступает на вход блока 10 управления, и в блоке 10 управления формируется четвертый сигнал управления. По. четвертому сигналу управления, который поступает свыхода блока 10 управления на управляюшие входы блока 9 и коммутаторов 20 и 21, производится перемена

частот местами: коммутатор 20 пропускает на вход блока 9 второй адрес с выхода регистра 15 и первое число с выхода регистра 12, а коммутатор 21 - первый адpec с выхода регистра 13 и второе число с выхода регистра 14. По четвертому сигналу блока 9, во-первых, производится запись чисел, поступивших на вход, во-вторых на информационный выход устройства выдается два кода понятий для перемены кодов соответствующих им понятий в памяти ЭВМ. На этом цикл работы устройства заканчивается. При выработке в блоке 10 управления сигнала об окончании цикла работы (при отсутствии сигнала с выхода схемы 16 сравнения свидетельствующего о том, что номер секции очередного числа меньше номера секции первого числа, открывается коммутатор 19 и пропускает на вход блока 9 первый адрес с выхода регистра 13 и число с выхода регистра 14. Сигнал об окончании цикла работы устройства поступает также на управляющий вход блока 9 и вызывает запись числа, поступившего на вход. На этом работа устройства заканчивается до поступления на его вход следующего номера понятия.

В результате работы устройства понятие буквенно-цифровой информации оказывается закодированным в соответствии с интенсивностью участия в обмене данными между ЭВМ: чем чаще участвует понятие, тем короче код. Замена кодов производится только для отдельных понятий, что существенно сокращает время перекодирования.

Повышение эффективности обмена происходит за счет уменьшения длины передаваемых сообщений. Пусть передается сообщение, состоящее из N понятий. При кодировании понятий U разрядным равномерным кодом длина сообщения LO UN При кодировании понятий предлагаемым устройством используются неравномерные коды, причем U - разрядность кода возрастает с убыванием частоты. Длина сообщения при неравномерном кодировании с уче« том частоты

L . U Niil/if+ N,

при этом Ni. - количество кодов It -разрядности, Nji - количество кодов, частота

участия в обмене которых равна V/tj, слагаемое N представляет собой количество разделителей, необходимых при кодиро вании сообщейня из N понятий неравномерными кодами. Выигрыш определяется как

L. -L . .L,

Пример. Пусть N 100. Тогда при кодировании порядковым двоичным кодом необходимо 7 двоичнь1х разрядов (п 7) т. е. 1о 7, ... 7, LO 700. Пусть частоты обмена распределены следующим образом:

,

,

,

1. о

,

1J-о.

U 4, ,

Ij 5, ,

U 6,

IT 7, . .

« P l/« 1)22 , 25 l/5i -T Vs , 2,5 L . Vl« 2,5 Oa ... Os5 1,2 «61... «69 0,7 |/H... Vf,zs 0,3 KK .. (« 1,2

1/58 I/5,M 0,8

... ,ja 0,4 1)г,2Г- .3T 0,2,

тогда L 409, 0,45, т. e. для

данного примера выигрыш составил 45%. Устройство. особенно эффективно для

больщих массивов понятий, интенсивность участия в обмене которых меняется, например словарь номенклатуры. Время перекодирования обычно складывается из времени пересмотра всего списка понятий и сортировки его в порядке убывания часготы. В предлагаемом устройстве время перекодирования сокращается вследствие того, что перекодирование состоит из четырех операций: выбор двух понятий и перемена их местами;

УСТРОЙСТВО ДЛЯ СЖАТИЯ ДАННЫХ ПРИ ОБМЕНЕ МЕЖДУ ЭЛЕКТРОННЫМИ ВЫЧИСЛИТЕЛЬНЫМИ МАШИНАМИ, содержащее регистры числа, регистры адреса, коммутаторы, отличающееся тем, что, с целью повышения быстродействия, в него введены сумматор, переключатель схемы сравнения, блок управления, включающий генератор тактовых импульсов и дещифратор, ассоциативный запоминающий блок, первые информационные вход и выход которого соединены соответственно с информационными входом и выходом устройства, управляющий вход задания режима соединен с первым выходом дешифратора, разрешающие входы первого, второго и третьего коммутаторов соединены с первым выходом дешифратора, второй информационный выход ассоциативного запоминающего блока соединен с информационными входами первого регистра адреса и сумматора, выход которого подключен к информационному первого регистра числа, третий информационный выход ассоциативного запоминающего блока соединен с информационными входами второго регистра адреса и второго регистра числа, выходы разрядов первого регистра адреса соединены с первыми группами информационных входов первой схемы сравнения, первого и второго коммутаторов, выходы разрядов второго регистра адреса соединены с второй группой информационных входов первой схемы сравнения и с первой группой информационных входов третьего коммутатора, выходы разрядов первого регистра числа соединены с первой группой информационных входов пере- . ключателя и с вторыми группами информационных входов первого и третьего коммуQ S таторов, выходы разрядов второго регистра числа соединены с второй группой ин(Л формационных входов переключателя и с второй группой информационных входов второго коммутатора, выходы первого, второго и третьего коммутаторов соединены с вторым информационным входом ассоциативного запоминающего блока, первая и вторая группы выходов переключателя соединены соответственно с первой и второй группами входов второй схемы сравнения, выходы первой и второй схем сравнения подключены соответственно к инфор00 мационным входам дешифратора, вход со хронизации которого соединен с выходом генератора тактовых импульсов, вход которого подключен к информационному вхоО5 ду устройства, второй выход дешифратора соединен с разрешающим входом переключателя.

X л

-Шп

7«

10

16 18

олоха

П

22

25

19,20.21 17 (риг.З