Преобразователь абсолютных приращений сопротивлений тензорезисторов в цифровой код Советский патент 1984 года по МПК G01R27/00 

кад преобрплзоватёля код-сопротивления подключены к вычитающим входам многовходового .сумматора-вычитателя, к суммирующим входам которого подключены информационные выходы декад,первые управляющие входы которыхС о един е1132254 ны с выходом преобразователя частоты р цифровой код, а вторые - с первым выходом блока поправки, второй выход которого подключен к управляющему входу многовходового сумматора-вычитателя .

1. ПРЕОБРАЗОВАТЕЛЬ АБСОЛЮТНЫХ ПРИРАЩЕНИЙ СОПРОТИВЛЕНИЙ ТЕНЗОРЕЗИСТОРОВ В ЦИФРОВОЙ КОД, содержащий стабилизатор постоянного тока, выводы которого подключены к выводам активного и пассивного тензорезисторов соответственно, при этом другой вывод пассивного тензорезистора через эталонньй резистор подключен к общей шине, однополярный преобразователь напряжения в частоту следования импульсов, опорные входы которого подсоединены ко вторым выводам активного и пассивного тензорезисторов соответственно, а выход подключен ко входу преобразователя частоты в цифровой код, выход которого соединен с одним из входов блока вьщачи информации, о т л и ч а rani и и с я тем, что, с целью повышения точности преобразования разнополярных абсолютных приращений сопротивлений тензорезисторов, в него введены управляемый блок компенсации, суммирукщий усилитель с дискретно изменяемым коэффициентом передачи, блок, поправки и блок управления, причем между вторым вьшодом активного тёнзорезистора и общей шиной включен управляемый блок компенсации, выход которого соединен с одним из входов суммирующего усилителя с дискретно изменяемым коэффициентом пере; ачи, два других входа которого подключены к выводам стабилизатора постоянного тока соответственно, а выход - ко входу преобразователя напряжения в частоту, выход которого через блок поправки подключен к поправочному входу управляемого блока компенсации, диг- нальный вход которого подключен к выходу преобразователя частоты в цифровой код, которьй подключен ко входу блока вьщачи информации, при этом управляющие входы суммирующего усилителя с дискретно изменяемым коэффициентом передачи, блока поправки и преобразователя частоты в |цифровой код подключены к соответствующим выходам блока управления, а второй выход блока поправки подклю.:АЭ чен к управляющему входу управляемого , N9 блока компенсации и второмууправляю О щему входу суммируйяцего усилителя с :л дискретно изменяемым коэффициентом li передачи. 2, Преобразователь по п.1, о тл и ч а ю щ и и с я тем, что управляемый блок коьшенсации выполнен из последовательно соединенных декад преобразователя .код-сопротивления и многовходового сумматора-вычитателя, причем старшая декада преобразователя код-сопротивления подключена ко .второму выводу активного тензорезистора, младшая - к общей шине, а точки соединения между собой соседних де

Изобретение относится к электроиз мерит«|фьной технике и может быть испоЛьзйрано при построении преобразователей абсолютных приращений сопротивлений тензорезисторов в цифровой код. Известно устройство для преобра. зования абсолютного значения тензодат чика в цифровой код, содержащее преобразователь абсолютного приращения тензорезистора в напряжение и цифро вой измеритель напряжения lj . Недостатком этого устройства является низкая точность, обусловлен ная существенным влиянием нестабильности источника питания тензорезисторных датчиков.на результат измерения. Наиболее близким по технической сущности к предпагаемому является устройство для преобразования сопротивления тензорезистора в код, содержащее стабилизатор тока, два последовательно соединенных резистора, общий вьгоод которых заземлен, а к другим выводам подключены соответственно активный и пассивный тензоре зисторы, интегратор с управляемым направлением интегрирования, выход которого соединен с одним из вхо дов блюка сравнения, второй вход которого через ключи подключен к точкам соединения эталонных резнстр.ров и тензорезисторов, а выход блока Сравнения соединен с упра вляющими входами ключей и интегратора, а также преоб1 азователи напряжения в частоту и частоты в цифровой код и блок йьздачи информации 2. . Недостатком данного устройства является то, что точность преобраэования определяется точностными харак теристиками преобразователя абсолютного приращения сопротивления тензорезистора в.частоту. Для повышения точности преобразования надо предъявлять жесткие требования к точности . преобразования абсолютного приращения сопротивления тензорезистора в частоту, что сопряжено со значительными аппаратурными затратами. Целью изобретения является повышение точности преобразования разнополярных абсолютных приращений сопротивлений тензорезисторов. Поставленная цель достигается тем, что в преобразователь абсолютных приращений сопротивлений тензорезисторов в цифровой код, содержащий стабилизатор постоянного тока, выводы которого подключены к выводам активного и пассивного тензорезисторов соответственно, при этом другой вьшод пассивного тензорезистора через эталонный резистор подключен к общей щине, однополярный преобразователь напряжения в частоту следования импульсов, опорные входы которого подсоединены ко вторым выводам активного и пассивного тензорезисторов соответственно, а выход подключен ко входу преобразователя частоты в цифровой код, выход которого соединен с одним из входов блока выцачи информации, дополнительно введеЕп 1 управляемый блок компенсации, сумУ1ирующий усилитель с дискретно изменяемым коэффициентом передачи, блок поправки и блок управления, причем между вторым выводом активного тензорезистора и общей шиной включен управляемьщ блок компенсации, выход которого соединен с одним из входоц суммирующего усилителя с дискретно изменяемым коэффициентом передачи, два других входа которого подключены к вьшодам стабилизатора постоянного тока соответственно, а выход - ко входу преобразователя напряжения в частоту, выход которого через блок поправки подключен к поправочному входу управляемого блока компенсации сигнальный вход которого подключен к выходу преобразователя частоты в цифровой код, который подключен ко входу блока вьщачи информации, при этом управляющие входы суммирующего усилителя с дискретно изменяемым коэффициентом передачи, блока попра ки и преобразователя частоты в цифр вой код подключены к соответствующим выходам блока упранпения, а второй выход блока поправки подключен к управляющему входу управляемого. блока компенсации и второму управляю щему входу суммирующего усилителя с дискретно изменяемым коэффициентом передачи. Кроме того, управляемый блок компенсации вьтолнен из последовательно соединенных декад преобразователя код - сопротивления и многовход вого сумматора-вычитателя, причем старшая декада преобразователя кодсопротивления подключена ко второму выводу активного тензорезистора, младшая - к общей шине, а точки соединения между собой соседних декад преобразователя код - сопротивления подключены к вычитающим входам многовходового сумматора-вычитателя, к суммирунрщим входам которого подключены информационные выходы. декад, первые управляющие входы кото .рых соединены с выходом преобразова-теля частоты в цифровой код, а вторые - С первым выходом блока поправ ки, второй выход которого подключен к управляющему входу сумматора-вычитателя.. На чертеже представлена, структур ная схема предлагаемого устройства. Устройство содержит стабилизатор 1 постоянного тока, один из выводов которого подключен к общей ши не через последовательно соединенны активный тензорезистор 2 и управляе мый блок 3 компенсации, а другой через последовательно соединенные пассивный тензорезистор 4 и эталонный резистор 5. Выход блока 3 компенсации подключен к одному из вход суммирующего усилителя 6 с дискретно изменяемым коэффициентом передачи, два других входа которого подкл чены к соответствующим выходам стабилизатора 1 постоянного тока, а выход подключен к одному из входов преобразователя 7 напряжения в частоту следования импульсов, второй вход которого подключен ,к точке соединения тензорезистора 4 и эталонного резистора 5,.третий - к точке соединения тензорезистора 2 и блока 3 компенсации, а выход - к входам блока 8 поправки и преобразователя 9 частоты в цифровой код, выход которого подключен ко входу блока 10 вьщачи информации и к сигнальному йхо- . ду блока 3 компенсации. При этом один из выходов блока 8 поправки подключен к управляющему входу блока компенсации, а второй выход - к управляющим входам блока 3 компенсации и суммирующего усилителя 6. Второй управляющий вход суммирующего усилителя, управлякнцие входы блока 8 поправки и преобразователя 9 частоты в код подключены к соответствующим входам блока 11 управления. Управляемый блок 3 компенсации состоит из последовательно соединенных декад 12-14 преобразователя код-сопротивления, причем старшая декада 12 подключена ко второму вьтоду активного тензорезистора 2, младкая декада 14 - к общей шине, а точки соединения соседних декад подключены к вычитающим входам многовходового сумматора-вычитателя 15, к суммирующим входам которого подключены информационные выходы декад, первые управляющие входы которых соединены с выходом преобразователя 9 частоты в код, а вторые - с первым выходом блока 8 поправки, второй выход которого подключен к управлякицему входу сумматора-вычитателя 15. Устройство работает следующим образом. Блок 11 управления выдает импульс сброса ipg для предвариrejibHotl установки блока 8 поправки и преобразователя 9 частоты в код в исходные состояния. Далее блок 11 управления выдает сдвинутые последовательно во времени импульсы Т, Т, Т, f ...,Тп,в течение интервала Т происходит определение знака абсолютного приращенияссопротивления тензорезистора. В течение интервалов Т, Tj, Т происходит предварительная оценка 51132254 1,2,..Р-го разрядов измеряемого приращения сопротивления тензорезистора ± 4 I .В течение интервалов Тщ Тп2 ,. .., Tj,p.,j осуществляется ввод поправки в 1,2,..(Р-1) разрядах преобразователя код-сопротивления, После окончания полного цикла измерения выдается разрешающий импульс для считывания информации в блок 10 вьщачи информации. Далее, процесс измерения повторяется аналогичным образом. В устройстве использован метод прямого уравновешивания с промежуточным частотным преобразователен и последующим анализом с помощью частотных анализаторов. Для уменьшения требований к стабильности порогов срабатывания частотных анализаторов преобразователя 9 частоты в код введен блок 8 поправки. Поправка вводится в каждом оцениваемом разряде кроме последнего. Ток с выхода стабилизатора 1 тока создает падение напряжения на тензорезисторах 2 и 4 и резисторе 5 и сопротивлениях декад преобразователя код-сопротивления. Полярность указанных напряжений определяется направлением тока J Преобразователь 30 код-сопротивления представляет собой последовательное соединение (Р-1) декад, где Р - количество знаков отсчета, каждая из которых представляет последовательный десятичный дели- :, тель из 9 образцовьЬс резисторов, вели чина каждого из которых для каждой декады определяется, как Я1;«э. величина опорного сопротивления;весовой коэффициент i -и декады. Общее, значение компенсирующего сопротивления UK определяется суммой сопротивлений R rfleRj,(iei,2,.,,(p-l)) - компенсирующие со.противления декад Управление декадами преобразователя код-сопротивления производится по сигнальному входу с выхода преобразователя 9 частоты в код, а по вторым управляннцим входам декад вводится поправка из блока 8 поправки. чи ле же в пр то ли гд вы на ча Йр бу ко Выходное напряжение сумматора-выможет быть представателяо, как - коэффициент передачи суйматора-вычитателя 15. Следует указать, что знак К моменяться (управляется с блока 8) ависимости от знака абсолютного ращения сопротивления тензорезиса uR . Сигнал на выходе суммирующего усиеля 6 представляется в виде бых, R.,), л i4 К, - коэффициент передачи усилителя 6. Изменением знака усиления сумматораитателя 15 обеспечивается подача преобразователь 7 напряжения в тоту сигналов одной полярности. этом на выходе преобразователя 7 ет следующий сигнал ( «-l/K-Vk, () t «в б пнч К,„ - коэффициент передачи преобразователя напряжения в .частоту. Уравнение преобразования частоты в в общем виде можно записать как ic / р-1 (aR-Z R. gS ieTU-lUici -К - дискретность набора частото сравниваемых элементовj дискретность младшего разряда; ,p2,3- номер сработавшего частотносравнивающего элементаJ ,5 - коэффициент снижения пороговых уровней настройки частотно-сравнивающих элементов ( 0). Из выражения (6) получим X И (7) ьк.5: R... лН « После преобразования, введя р: «тс,х. У) где m 10 -задаваемая минималь ная дола показания преобразования, R. -максимальное значение компенсирующего с опр отивле ния, получим р-1 R...4(n-p)mRt, л-1 « (9) 48 Из вьфажения (9) видно, что нестабильность тока Дд не оказывает влияния на результат измерения, что повышает точность измерения. Кроме того, запитывая декады преобразователя код-сопротивления и измерительной цепи тензодатчиков от одного источника питания, удается повысить стабильность преобразования, обеспечивая многоточечное подключение тензорезисторных датчиков, при этом остаточные параметры ключей не оказывают влияния на точность измерения.