Микропрограммное устройство управления с контролем Советский патент 1985 года по МПК G06F9/22 G06F11/00 

Изобретение относится к автоматике н вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением.

Известно микропрограммное устройство управления, содержащее регистр адреса, триггер, два запоминаюцщх блока, дешифратор, элементы И и НЕ Щ

НедостаФком данного устройства является низкая достоверность функционирования, обусловленная отсутствием средств контроля.

Известно микропрограммное уст--. ройство управления, содержащее блок памяти микрокоманд, регистры, счетчик адреса, генератор тактовых импульсов, элементы И И ИЛИ, а также триггер 2 .

Недостатком такого устройства также является низкая достоверность функционирования.

Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту является микропрограммное устройство управления, содержащее блок памяти, триггер пуска и генератор импульсов, регистры адреса и микрокоманд, формирователь адреса микрокоманд (коммутатор), мультиплексор, причем вход пуска устройства и выход микрооперации Конец работы регистра микрокоманд соединены соответственно с единичным и нулевым входами триггера пуска, выход которого соединен с входом генератора импульсов, выход которого соединен с синхровходом блока памяти, вход логических условий устройства и выход кода логических условий регистра микрокоманд соединены соответственно с информационным и управляющим входами мультиплексора, выход которого соединен с первйм входом формирователя адреса микрокоманд, выход которого сбединен с информационным входом регистра адреса, - выход регистра адреса соединен с адресным входом блока памяти, выход которого соединен с информационным входом регистра микро,команд, выход микроопераций которого является выходом микроопераций устройства, выходы Конец команды и адреса соединены с вторым и третьим входами формирователя адреса микрокоманд соответственно Щ .

Недостатком известного устройства является низкая достоверность функцирнирования, которая обусловлена отсутствием контроля входной информации Б частности, в прототипе не контролируется правильность поступления кода начального адреса (кода операции) 5 кото1)ый задает точку начала микрокоманды. Если в одном или нескольк11х разрядах кода операции происходит искажение информации с нуля на единицу или наоборот, то устройство может начать выполнение микропрограммы с произвольной, а не с начальной микрокоманды..

Цель изобретения - повышение достоверности контроля.

Поставленная цель достигается тем что в микропрограммное устройство управления с контролем, содержащее блок постоянной памяти,регистры адреса и микроопераций, коммутатор, мультиплексор логических условий, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, вход кода операции устройства и выход конца команды регистра микроопераций соединены соответственно с первым информационным и управляющим входами коммутатора, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока постоянной памяти, выходы модифицируемого разряда адреса, кода логических условий и микроопераций блока постоянной памяти соединены соответственно с первым информационным и управляющим входами мультиплексора логических условий и информационным входом регистра микроопераций, выход которого является выходом микроопераций устройства, вход логических условий устройства соединен с вторым информационным входом мультиплексора выход которого и выход немодифицируемых разрядов адреса блока постоянной памяти соединены с вторым информационным входом коммутатора, дополнительно введены элемент И-НЕ, триггер ошибки и элемент ИЛИ, причем первый и второй выходы генератора тактовых импульсов соединены с входами синхронизации соответственно регистра адреса и регистра микроопераций, выходы конца команды и конца работы регистра микроопераций соеди31йены соответственно с входом синхронизации триггера ошибки и первым вхо дом элемента ИЛИ, выход кода логичес 1сих условий блока постоянной памяти соединен с входом элемента И-НЕ, выход которого соединен с информа- . дионньм входом триггера ошибки, выход триггера ошибки соединен с выходом ошибки устройства и вторым вэео дом элемента ИЛИ, выход которого сое динен с нулевым входом триггера пуск Способ контроля, реализуемый в устройстве, состоит в следующем. В поле логических условий каждой начальной микрокоманды заносится фик сированный код, который соответствуе номеру неиспользуемого логического условия. Например, если всего устройством проверяется десять логических условий у , у ,. .., У,о , которые кодируются четырехразрядными кодами 0001,0010,... 1010 соответственно, то такими фиксированными кодами могут быть коды 1011, 1100,...,1111. Предположим, что в качестве такого фиксированного кода выбран код 1100. Тогда он записывается в поле логичес ких условий всех начальных микрокоманд. После считывания каждой первой микрокоманды проверяется содержимое поля кода логических условий. Если оно отлично от значения фиксированного кода 1100, то это означает, что код, поступивший на вход устройства и воспринимаемый им как начальный адрес микропрограммы, не является кодом операции вследствие его искаже ния в результате сбоя или отказа аппаратньк (программных) средств верхнего уровня. В этом случае устройством формируется сигнал ошибки. Этот сигнал может являться также следстви ем дефектов в адресных.,цепях самого устройства, приводящих к тому, что по коду операции не может быть праВИЛЬНО считана соответствующая ему начальная микрокоманда. Таким образом, в предлагаемом устройстве контролируется правильность перехода от программного к микропрограммному уровню. Элемент И-НЕ и обусловленные им связи позволяют декодировать информа цию, хранимую в поле кода логических условий, и формировать сигнал, соответствующий ситуации, когда считанная микрокоманда не является начальной. Триггер ошибки дает возможность 21 4 фиксировать и хранить сигнал ошибки. Элемент ИЛИ формирует сигнал останова устройства по сигналу ошибки. На чертеже приведена функциональная схема микропрограммного устройства управления. Устройство содержит блок 1 постоянной памяти с полями немодифицируемых разрядов адреса 1.1, модифицируемого разряда адреса 1.2, кода логических условий 1.3 и микроопераций 1.4 регистр 2 адреса, регистр 3 микроопераций,элемент И-НЕ 4, коммутатор 5, мультиплексор 6 логических условий, генератор 7 тактовых импульсов, триггер 8 пуска, триггер 9 ,элемент ИЛИ 10,вход 11 пуска устройства, вход 12 кода операции устройства, вход 13 логических условий устройства, выход 14 микрооперации, в том числе выходы конца команды и конца работы 14.2, вькод 15 ошибки, а также первый 16.1 и второй 16.2 выходы генератора 7 тактовых импульсов. Вход 11 пуска устройства соединен с единичным входом триггера 8 пуска, выход которого соединен с входом генератора 7 тактовых импульсов.Вход 12 кода операции устройства и выход 14.1 конца команды регистра 3 микроопераций соединены соответственно с первым информационным и управляющим входами коммутатора 5, выход которого соединен с информационным входом регистра 2 адреса. Выход регистра. 2 адреса соединен с входом блока 1 постоянной памяти, выходы модифицируемого разряда адреса 1.2, кода логических условий 1.3 и микроопераций 1.4 которого соединены соответственно с первым информационным и управляющим входами мультиплексора 6 логических условий и информационным входом регистра 3 микроопераций. Выход регистра 3 микроопераций является выходом 14 микроопераций устройства.Вход 13 логических условий устройства соединен с вторым информационным входом мультиплексора 6, выход которого и выход немодифицируемых разрядов адреса 1.1 блока 1 постоянной памяти соединены с вторым информационным входом коммутатора 5. Первый 16.1 и второй 16.2 выходы генератора 7 тактовых импульсов соединены с входами синхронизации соответственно регистра 2 адреса и ре--. 1 гистра 3 микроопераций, выходы конца команды 14.1 и конца работы 14.2 которого соединены соответственно с входом синхронизации триггера 9 ошибки и первым входом элемента VJM 10, Выход 1.3 кода логических условий блока 1 постоянной памяти соединен с входом элемента И-НЕ 4, выход которого соединен с информационным входом триггера 9 ошибки. Выход триг гера 9 ошибки соединен с выходом 15 ошибки устройств и вторым входом элемента ШТИ 10, выход которого соединен с нулевым входом триггера 8 пуска. Блок 1 постоянной памяти предназначен для хранения кодов микрокоманд Блок 1 постоянной памяти имеет четыре выхода. Выход 1.1 адреса следующе микрокоманды подключен к соответствующйм разрядам первого информацйонкого входа коммутатора 5. На этом вы ходе считываются все разряды адреса, исключая младший модифицируемый разряд адреса. Выход 1.2 младшего разряда адреса следующей микрокоманды подключен к входу мультиплексора логических условий.Выход 1.3 кода -Логических условий соединен с дами мультиплексора 6 и элемента И- НЕ 4. По коду логических условий .„сч тываемому из блока 1, мультиплексор 6 логических условий производит при необходимости анализ значения соответствующего логического условия и модификацию значения младшего разряда адреса микрокоманды. Выход 1.4 микроопераций подключен к информационному входу регистра 3 микроопераций, помимо внешних микроопераций, выдаваемых на выход 14 устройства, на выходе 1.4 блока 1 считываются внутренние микрооперации Конец команды и Конец работы. Каждая последняя микрокоманда микропрограммы содержит микрооперацию Ко нец команды, а последняя микрокоман да последней микропрограммы содержит кроме того, микрооперацию Конец работы . Эти микрооперации также посту пают на информационный- вход регистра 3 микроопераций. Блок 1 постоянной памяти представ ляет собой блок .памяти статического типа, информация на выходах которого присутствует в течение всего вре мени наличия адреса микроманды на его входе. Адрес микрокоманды на вхо 16 блока 1 поступает с выхода регистра 2 адреса. Регистр 2 адреса предназначен для хранения адреса очередной м1-:крокоманды, который поступает на его информационный вход с выхода коммутатора 5. Запись очередного адреса в регистр 2 адреса осуществляется по заднему фронту T iKTOBoro импульса, поступающего на сиНхровход регистра 2 адреса с первого 16.1 выхода генератора 7 тактовых импульсов. Регистр 3 микроопераций предназначен для хранения сигналов микроопераций, поступающих на его информационный вход с выхода 1.2 блока 1 постоянной памяти. Запись микрооперадий в регистр 3 осуществляется по заднему ФРОНту тактового импульса, поступаю« o на синхровход регистра 3 со второго 16.2 выхода генератора 7 тактовых импульсов. Элемент И-НЕ 4 предназначен для выявления фиксированного кода, соответствующего начальным микрокомандам микропрограмм. Входы элемента И-НЕ 4, соответствующие нулевым разрядам фиксированного кода являются инверсными. При поступлении на его вход фиксированного кода, которым в поле логических условий отмечены все начальные микрокоманды микропрограммы, на выходе элемента И-НЕ 4 формируется нулевой сигнал, который поступает на D-вход триггера 9 ошибки. Например, пусть все начальные микрокоманды в поле логических условий содержат код 1100, Тогда элемент И-НЕ 4 имеет два инверсных входа, на которые поступают младшие нулевые разряды кода. В результате на выходе эпемента И-НЕ 4 формируется нулевой сигнал. Коммутатор 5 предназначен дня передачи на вход регистра 2 адреса либо кода операции, поступающего на вход 12 устройства, либо адреса очередной микрокоманды, поступающего с адресного 1.1 выхода блока 1 и выхода мультиплексора 6 (младший модифицированный разряд адреса). Коммутация кода операции на вход регистра 2 адреса осуществляется при единичном сигнале, поступающем на управляющий вход коммутатора 5 с выхода 14.1 регистра 3 микроопераций. При нулевом сигнале на управляющем входе коммутатор 5 передает на вход регистра 2 адрес очередной микрокоманды микропрограммы. Мультиплексор 6 осуществляет выделение значения того логического у ловия из поступающих на его второй информационный вход, номер которого указан в коде логических условий, поступающем на его управляющий вход с выхода 1.3 блока 1, Кроме того, мультиплексор 6 осуществляет передачу младшего разряда адреса, который поступает на его второй информа ционный вход с выхода 1.2 блока 1, если модификация адреса не требуетс Особенностью предлагаемого устройст ва является то, что модификация адреса не требуется как при нулевом ко де логических условий, так и при коде, которым отмечены все начальные микрокоманды микропрограмм. Поэ тому логическая функция, реализуема мультиплексором, имеет следующий ви Z а(,)+у,В,+..., где а -. младший модифицируемый раз ряд адреса микрокоманду - - значения логических услови ,, х,. . . КОНЪЮНКЦИЯ значения разряд нулевого кода логических условий, поступающего на управляющий вход мультиплексора;R. l 2 ) -конъюнкция значений разря-дов кода, которым отмечены начальные микрокоманды; . X. - конъюнкции значений разряд кода логических .условий Го, если , 11, если . Из приведенной формулы следует, что при нулевом коде логических условий, либо при .коде, которым отмечаются начальные микрокоманды,, т.е. младший разряд адреса микрокоманды а, пропускается на выход мул типлексора 6 без изменения. При других ненулевых кодах логических условий Z у., если на вход мультиплексора 6 поступает j-код логических условий. Так как во всех микрокомандах ветвления записывается адрес с младшим разрядом ад О, то его модификация заключается в замене а о значением того логического условия, которое проверяется при реализации ветвления. Генератор 7 тактовых импульсов А формирует на первом 16.1 и втором 16.2 выходах последовательности сдвинутых друг относительно друга тактовых импульсов, которые обеспечивают синхронизацию работы всех элементов устройства. Формирование последовательностей импульсов на выходах 16.1 и 16.2 генератора 7 тактовых импульсов производится только при наличии единичного сигнала на его управляющем входе. Триггер 8 пуска управляет работой генератора 7 тактовых импульсов. Он устанавливается в единичное состояние при поступлении единичного сигнала на вход 11 пуска устройства, который соединен с его S-входом. Единичный сигнал на выходе триггера 8 разрешает функционирование генератора 7 тактовых импульсов. Триггер 8 пуска устанавливается в нулевое состояние при поступлении на его R-вход через элемент ИЛИ 10 либо сигнала микрооперации Конец работы, который формируется на выходе 14.2 регистра 3 микроопераций, либо сигнала ошибки, который формируется на выходе триггера 9 ошибки. Триггер 9 ошибки предназначен для фиксации ошибки в работе устройства из-за неправильного кода операции, поступившего на вход 12 устройства, либо в результате искажения значений его разрядов при прохождении через коммутатор 5 или регистр 2 адреса. Триггер 9 ошибки устанавливается в единичное состояние по заднему фронту сигнала микрооперации Конец команды, поступакмцего на его синхровход с выхода 14.1 регистра 3 микроопераций, если в этот момент на его D-входе присутствует единичный сигнал с выхода элемента И-НЕ 4. Наличие этого сигнала свидетельствует о том,, что микрокоманда, считанная из блока 1 по коду операции, поступившему на вход 12 устройства, не является начальной микрокомандой микропрограммы, Пред лагаемое устройство работает Следующим образом. 9 В исходном состоянии вСе элемент памяти установлены в О. В единичном состоянии находится только один триггер регистра 3, которому соответствует выход 14.1 микрооперации конца команды. Работа устройства начинается после поступления -на вход 11 сигнал Пуск, по которому устанавливается в единичное состояние триггер 8. По первому тактовому импульсу с выхода 16.1 генератора 7 в регистр 2 заносится код с входа 12. Этот код записывается в регистр 2 через ком..мутатор 5, на управляющий вход кото рого подается единичный сигнал с выхода14.1 регистра 3. Затем по тактовому импульсу, с вы хода 16.2 генератора 7 в регистр 3 заносится часть кода первой микрокомайды, состоящая из кода микроопе ций. По заднему фронту этого импуль са исчезает единичный сигнал на выходе 14.1 регистра 3 и в триггер 9 ошибки записывается единичный или нулевой сигнал. ЕДИНИЧ.НЫЙ сигнал, формируемый элементом И-НЕ 4, в этот триггер запишется в том случае, если в поле 1,3 первой микрокоманды .присутствует код, отличный от фиксированного кода, соответствующего начальной микрокоманде микропрограммы. Тогда единичный сигнал с выхода триггера 9 через элемент ИЛИ 10 остановит работу устройства-. В противном случае нулевое состояние триггера 9 не изменится и в регистр 2 по второму импульсу с выхода 16.1 генератора 7 запишется адрес следующей микрокоманды. Этот адрес поступает в регистр 2 с выход 1 .1 блока 1 (немодифицируемая часть и с вьпсода 1.2 блока 1 через мульти плексор 6 (модифицируемая часть) на коммутатор 5, на управляющий вхо которого подается нулевой потенциал с выхода 14.1 регистра 3. При этом младший модифицируемый адресный разряд проходит на выход мультиплек ра 6 и далее в регистр 2 адреса без изменения. По второму тактовому импульсу с выхода 16.2 генератора 7 коды микрооперахщй заносятся в регистр 3 и 21 10 далее работа устройства продолжается аналогично описанному. В микрокомандах ветвления код логических условий с поля 1.3 блока 1 в мультиплексор 6 и производит модификацию младшего адресного разряда в соответствии с реализуемой этим узлом логической функдией. Алгоритм работы устройства после считывания последней микрокоманды и перехода к вьшолнению следующей микропрограммы полностью аналогичен описанному алгоритму начальной фазы функционирования. После считьшания в регистр 3 микрооперации конца работы сигналом с выхода 14.2 через элемент ИЛИ 10 обнуляется триггер 8 и работа устройства прекращается до подачи следующего сигнала Йуск. Микропрограммное устройства управления обеспечивает эффективный контроль однократных, двухкратных и т.д. ошибок в поступившем коде операции либо при его прохождении через коммутатор 5 и регистр 2 адреса, если адреса начальных микрокоманд микропрограмм выбраны таким образом, что кодовое расстояние между ними равно двум, трем и т.д. Обеспечить это при программировании блока 1 постоянной памяти не составляет труда, так как в реальных задачах управления число начальньк микрокоманд составляет 10 и менее процентов от общего числа микрокоманд. В тех случаях, когда одна или несколько микропрограмм начинаются с микрокоманд ветвления, у которых поле логических условий занято, при программировании этих микропрограмм вводятся дополнительно специальные начальные микрокоманды. Благодаря введению новых элементов и связей вероятность пропуска ошибки вследствие недостоверности входной информации или дефекта адресных цепей существенно уменьшается, при этом объем дополнительно вводимого оборудования минимален. Таким образом, использование изобретения позволяет повысить достоверность функционирования микропрограммных -управляющих устройств при несущественных аппаратных затратах.

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕН, содержащее блок постоянной памяти, регистры адреса и микроопераций, коммутатор, мультиплексор логических условий, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, вход кода операции устройства и выход конца команды регистра микроопераций соединены соответственно с первым информационным и управляющим входами коммутатора, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока постоянной памяти, выходы модифицируемого разряда адреса, кода логических условий и микроопераций блока постоянной памяти соединены соответственно с первым информационным и управляющим входами мультиплексора логических условий и информационным входом регистра микроопераций, выход которого является выходом микроопераций устройства,- вход логических условий устройства соединен с вторым информационным входом мультиплексора, выход которого и выход немодифицируемых разрядов адреса блока постоянной памяти соединены с вторым информационным входом коммутатора, отличающееся тем, что, с целью повьш1ения достоверности контроля, в него введены элемент И-НЕ, триггер ошибки и элемент ИЛИ, причем первьй и второй выходы генератора тактовых импульсов соединены с входами синхронизации соответственно регистра адреса и регистра микроопераций, выходы конца команды и конца работы регистра микроопераций соеди. нены соответственно с входами синхроji низацик триггера ошибки и первым вхоэ |ю дом элемента ИЛИ, выход кода логических условий блока постоянной памяти соединен с входом элемента И-НЕ, выход которого соединен с информационным входом триггера ошибки, выход триггера ошибки соединен с выходом ошибки устройства и вторым входом элемента ИЛИ, выход которого соеди.нен с нулевым входом триггера пуска.