Устройство микропрограммного управления Советский патент 1991 года по МПК G06F9/22 G06F11/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами.

Целью изобретения является повышение достоверности функционирования устройства за счет контроля правильности последовательности логических условий.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - представлен пример алгоритма работы.

Устройство содержит блок 1 постоянной памяти, регистры адреса 2 и 3 микроопераций, триггер 4 пуска, коммутатор 5, первый

мультиплексор 6, генератор 7 тактовых импульсов, элемент ИЛИ 8, демультиплексор 9, регистр 10 логических условий, второй мультиплексор 11, блок 12 сумматоров по модулю два, элемент И 13, первый 14 и второй 15 триггеры управления, триггер 16 ошибки, вход 17 кода операций, выход 18 микроопераций, вход 19 внешнего останова, вход 20 пуска устройства, выход 21 ошибки.

Устройство может работать в трех режимах: Обучение, Контроль и Управление.

Режим Обучение предназначен для записи в соответствии с микропрограммой

о

4 О

сл

CJ

ю

информации в память (регистр логических условий) об исходном состоянии устройства с тем. чтобы в дальнейшем иметь возможность использовать эту информацию в ходе выполнения последующих микропрог- рамм.

Режим Контроль предназначен для проверки соответствия записанной информации в регистр логических условий логиче- ским условиям на входе устройства. Микропрограмма режима Контроль может либо повторять микропрограмму Обучение (вместо признака ai используется признак 32, см. фиг.1), либо отличаться от нее. Под этим понимается то, что порядок выполнения микрокоманд в микропрограмме Контроль может не совпадать с порядком в микропрограмме Обучение, а также может контролироваться правильность записи не всех логических условий, а лишь некоторых из них. Однако, обращенный к логическим условиям, не используемым в микропрограмме Обучение, быть не должно, так как это может привести к ошибочному отключению устройства и выдаче сигнала Ошибка. Режим Контроль должен следовать за режимом Обучение, так как в течение времени значения логических условий меняются и большой временной разрыв между этими режимами может так- же привести к ошибочному отключению устройства и выдаче сигнала Ошибка, или в режиме Контроль должны использоваться логические условия, изменения которых происходят значительно медленнее, чем время работы устройства. Режим Контроль также позволяет получить косвенную информацию о правильности функционирования устройства управления в целом,

Режим Управление -основной режим работы устройства предназначен для управления объектом с помощью микроопераций, посылаемых в соответствии с записанными в памяти устройства микропрограммами.

В режиме работы Управление в микрокомандах ветвления может использоваться признак 32 (контроля), если контролируемое логическое условие использовалось в режиме Обучение и его значение в сравнении со временем функционирования устройства изменяется медленно. Это повышает достоверность работы устройства и не влияет на время его работы.

8 исходном состоя нии все элементы памяти установлены в О. В единичном состоянии находится только один триггер регистра 3, которому соответствует выход

микрооперации Конца команды, (Цепи установки исходного и сходного состояний условно не показаны).

Работа устройства начинается после поступления на вход 20 сигнала Пуск, по которому устанавливается в единичное состояние триггер 4 пуска.

По первому тактовому импульсу с выхода 7.1 генератора 7 в регистр 2 заносится код с входа 17 Этот код записывается в регистр 2 через коммутатор 5, на управляющий вход которого подается единичный сигнал с выхода регистра 3 микроопераций

В блоке 1 памяти формируется микрокоманда, соответствующая пришедшему адресу, в поле 1 2 которой формируется признак ai режима Обучение триггер 14 устанавливается в единичное состояние и регистр 10 готов к приему информации

Затем по тактовому импульсу с выхода 7.2 генератора 7 в регистр 3 заносится код микрооперации По заднему фронту этого импульса исчезает единичный сигнал на выходе Конец команды регистра 3 и в коммутаторе 5 закрывается первый и открывается второй информационный вход По следующему тактовому импульсу адрес следующей микрокоманды считываемый с выхода 1 5 блока 1 (немодифицируемзя часть адреса), и с выхода 1 4 через мультиплексор 6 (модифицируемая часть) записывается в регистр 2 адреса

По второму тактовому импульсу коды микроопераций заносятся в регистр 3 и далее работа устройства продолжается аналогично описанному

В микрокомандах ветвления код логических условий поступает с поля 1 3 блока 1 в мультиплексор 6 и производит модификацию младшего адресного разряда е соответствии со значением логического условия

Также код логического условия поступает на адресный вход демультиплексора 9, который пропускает синхроимпульс 7 1 на те выходы демультиплексора, номер которого указан в коде логических условий Так как выходы демультиплексора 9 соединены с синхровходами регистра 10, то в регистр 10 будут записаны все значения логических условий, используемых данной микропрограммой. Данные,поступающие на второй информационный вход мультиплексора 6, информирует об исходном состоянии устройства управления В последней микрокоманде микропрограммы имеется признак конца команды, который устанавливает в единичное состояние соответствующий триггер регистра 3 микроопераций, единич- ный сигнал поступает на управляющий

вход коммутатора 5 и готовит его к приему нового кода операций.

Таким образом, в этом режиме фиксируется (идентифицируется) исходное состояние объекта до начала выполнений всех операций. В этом режиме Контроль на выходе 1.2 блока 1 памяти формирует признак 32. Этим признаком триггер 15 управления устанавливается в единичное состояние и разрешает прохождение информации через мультиплексор 11. В микрокомандах ветвления код логических условий с поля 1.3 блока 1. поступая на адресный вход мультиплексора 11, формирует значение с выхода того сумматора по модулю два, номеру которого соответствует поступивший код. Поэтому в процессе выполнения микропрограммы будут опрошены все и только те сумматоры по модулю два, номерам которых соответствуют адреса логических условий, используемых в данной микропрограмме. Если на выходе мультиплексора 11 появится единица, что соответствует ошибке, то триггер 16 ошибки устанавливается в единичное состояние и на выходе 21 появляется сигнал Ошибка, тогда единичным сигналом, прошедшим через элемент ИЛИ 8. триггер 4 пуска устанавливается в О, генератор 7 тактовых импульсов прекращает работу. Если в процессе повторения микропрограммы Управления значения логических условий совпадут, то признаком конца команды коммутатор 5 устанавливается в готовность к приему следующего кода операции.

Режим работы Управление является основным режимом работы устройства. В этом режиме признаки ai и 32 не вырабатываются и следовательно запись логических условий в регистр 10 и их прохождение через мультиплексор 11 не происходит.

В остальном алгоритм работы устройства аналогичен описанному в режиме Обучение.

По приходу последней микрокоманды последней микропрограммы, на выходе триггера конца работы в регистре 3 формируется единица, которая пройдя через элемент ИЛИ 8, поступает на нулевой вход триггера 4, и работа устройства прекращается.

Формула изобретения

Устройство микропрограммного управления, содержащее блок постоянной памяти, регистры адреса и микроопераций, коммутатор, первый мультиплексор, триггер пуска, триггер ошибки, генератор тактовых импульсов, элемент ИЛИ, причем вход запуска устройства соединен с входом установки в 1 триггера пуска, выход которого

соединен со входом запуска генератора тактовых импульсов, первый и второй выходы которого соединены соответственно с входами синхронизации регистра адреса и регистра микроопераций, вход кода операции устройства и выход признака Конец команды регистра микроопераций соответственно соединены с первым информационным управляющим входами коммутатора, выход

0 которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока постоянной памяти, выходы полей микроопераций, кода логического условия, модифицируемого

5 разряда адреса и немодифицируемых разрядов адреса соответственно соединены с информационным входом регистра микроопераций, управляющим и первым инфор- мационнымвходом первого

0 мультиплексора, старшими разрядами второго информационного входа коммутатора, выход первого мультиплексора соединен с младшим разрядом второго информационного входа коммутатора, выход регистра

5 микроопераций является выходом микроопераций устройства, выход признака Конец работы регистра микроопераций и вход останова устройства соединены соответственно с первым и вторым входами эле0 мента ИЛИ, выход которого соединен с входом установки в Ч) триггера пуска, вход логических условий устройства соединен со вторым информационным входом первого мультиплексора, отличающееся тем,

5 что, с целью повышения достоверности функционирования за счет контроля правильности последовательности логических условий, устройство дополнительно содержит демультиплексор, регистр логических

0 условий, блок сумматоров по модулю два, второй мультиплексор, первый и второй триггеры управления, элемент И, причем выход поля кода логических условий блока постоянной памяти соединен с управляю5 щими входами демультиплексора и второго мультиплексора, первый и второй выходы признаков режима работы блока постоянной памяти соединены с входами установки в Г первого и второго триггеров управле0 ния, выход первого триггера управления со- единен с входом разрешения записи регистра логических условий, выход которого соединен с первым входом блока сумматоров по модулю два и третьим

5 информационным входом первого мультиплексора, первый выход генератора тактовых импульсов соединен с первым входом элемента И и информационным входом демультиплексора, выходы старших разрядов демультиплексора соединены поразрядно с

входами синхронизации регистра логических условий, вход логических условий устройства соединен с информационным входом регистра логических условий и со вторым входом блока сумматоров по модулю два, выход которого соединен с информационным входом второго мультиплексора, выход второго мультиплексора соединен с входом установки в 1 триггера ошибки, выход которого

П

соединен с выходом Ошибки устройства и третьим входом элемента ИЛИ, выход признака Конец команды регистра микроопераций соединен со вторым входом элемента И, выход которого соединен с входами установки в О первого и второго триггеров управления, выход второго триггера управления соединен со стробирующим входом второго мультиплексора.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами. Целью изобретения является повышение достоверности функционирования устройства за счет контроля правильности последовательности логических условий. Предлагаемое устройство обеспечивает микропрограммное управление вычислительными системами. При этом обеспечивается достоверный контроль исходного состояния устройства управления и использование результатов контроля в дальнейшей работе устройства, повышается оперативность управления и уменьшается объем памяти устройства управления. Устройство содержит блок постоянной памяти, регистры адреса, микроопераций, триггер пуска, коммутатор, первый мультиплексор, генератор тактовых импульсов, элемент ИЛИ, демультиплексор, регистр логических условий, второй мультиплексор, блок сумматоров по модулю два, элемент И,первый и второй триггеры управления, триггер ошибки. 2 ил. (Л С

ко

го

ном

и

.4.1

М