Микропрограммное устройство управления с контролем Советский патент 1988 года по МПК G06F11/36 

ff

GO О5 СП

О 00

to

Изобретение относится к автоматике и вьпшслИтельной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением.

Цель изобретения - расширение области применения устройства и повьгше- ние достоверности контроля.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - временная диаграмма работы устройства; на фиг.З - алгоритм работы.

Функциональная схема устройства

му фронту этого импульса в регистр 4 кода операций записывается код операции, поступающей на вход 19 устройства, а в регистр 3 микроопераций записывается микрооперационная часть установочной микрокоманды (единичный сигнал на выходе 21.1 команды блока 1 памяти), считываемой из блока 1 памяти по нулевому адресу (регистр 2 обнулен). Единичный сигнал с выхода 21.1 конца команды блока 1 11амяти через элемент ИЛИ 17 поступает на первый управляющий вход коммутатора 7,

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением. Цель изобретения - расширение области применения за счет модификации микропрограмм, хранимых в блоке памяти, и повышение достоверности контроля за счет контроля любых микрокоманд из блока памяти. Устройство содержит блок 1 памяти микрокоманд, регистры 2 адреса, 3 микроопераций, 4 кода команды, 5 возврата, элемент И-НЕ 6, коммутатор 7, мультиплексор 8 логических условий, генератор 9 тактовых импульсов, триггеры 10 пуска, 11 ошибки, 12 управления, дешифратор 13, первый 14 и второй 15 злементы И, первый 16 и второй 17 элементы ИЛИ. Указанная цель достигается с помощью вышеуказанной совокупности признаков. 3 ил. I С/)

(фиг.1) содержит блок 1 памяти микро- 15 в результате чего на его выходе пекоманд, регистры адреса 2, микроопераций 3, кода команды 4, возврата 5, элемент И-НЕ 6, коммутатор 7, мультиплексор 8 логических условий, генератор 9 тактовых импульсов, триггеры пуска 10, ошибки 11, управления 12 дешифратор 13, первый 14 и второй 15 элементы И, первый 16 и второй 17 элменты ИЛИ, входы пуска устройства 18 кода операций 19 и логических уело- ВИЙ 20, выходы микроопераций 21 устройства, микрооперации Конец команды 21.1, микрооперации Конец работы 21.2, ошибки 22. Блок 1 памяти микрокоманд содержит поле 1.1 раэ- решения прерывания, поле 1.2 микрооперации, поле 1.3 немодифицируемых разрядов адреса, поле 1.4 модифицированного разряда адреса и поле 1. кода логических условий.

Устройство работает в двух режимах: выполнение микропрограммы управления с контролем правильности перехода от программного к микропрограммному уровню и выполнение микропрограммы в соответствии с адресами микрокоманд, задаваемыми извне.

В исходном состоянии все элементы памяти обнулены (фиг.1, цепи установки исходного состояния не показа- ны) .

Работа устройства начинается после поступления единичного импульса на вход 18 пуска устройства, при этом триггер 10 пуска переходит в единичное состояние и единичный сигнал с его выхода поступает на вход генератора 9 тактовых импульсов (фиг.2 и 3) Генератор 9 начинает формиравать на своих первом 23 и втором 24 выходах последовательности тактовых импульсов соответственно Т. и О, . Причем

п г

первым формируется импульс ром 24 выходе г-еиератора 9.

./2 на вто- По задне050

5

5

0

0

5

редан код операций. По заднему фронту первого тактового импульса С код операции с выхода коммутатора 7 записывается в регистр 2 адреса и с его выхода поступает на вход блока 1 памяти.

На выходе блока 1 памяти появляется первая микрокоманда, которая записывается в регистр 3 микроопераций по заднему фронту второго тактового импульса f. , поступившего с выхода 24 генератора 9 на С-вход регистра 3, фиксированный код, записанный в поле кода логических условий, с выхода 1.5 блока 1 памяти поступает на управляющий вход мультиплексора 8 и на вход элемента И-НЕ 6. Если в фиксированном коде не появилось ошибок, то зна- 1чение модифицируемого разряда адреса проходит на выход мультиплексора 8 без изменения, на входе элемента И-НЕ 6 сформирован нулевой сигнал и, при изменении сигнала на выходе 21 конца команды регистра 3 с единичного на нулевой (формируется задний фронт), триггер 11 ошибки не изменяет своего состояния. В противном случае триггер 11 ошибки переходит в единичное состояние и единичный сигнал с его выхода через элемент ИЛИ 16 поступает на R-вход триггера 10 пуска, последний переходит в нулевое состояние - происходит останов устройства.

Если фиксированный код считается без ошибок, то, так как на выходе 21.1 конца команды регистра 3 присутствует нулевой сигнал, на выход коммутатора передается адрес очередной микрокоманды, поступающий на его первый информационный вход. По заднему фронту такового импульса t,, сформированному ня выходе 23 генератора 9, в регистры адреса 2 и возврата 5 записывается адрес очередной микрокоманды. В дальнейшем устройство работает аналогично, с той лишь разницей, что в поле кода логических УСЛОВИЙ микрокоманд записан нулевой код, если очередная микрокоманда не является микрокомандой ветвления.

или код логического условия, отличный iо нему фронту импульса

от фиксированного, если очередная микрокоманда является микрокомандой ветвления. В последнем случае мультиплексор 8 осуществляет модификаци младшего разряда адреса путем замены его значением проверяемого логического условия.

В последней микрокоманде последней микропрограммы на выходе 21.2 конца работы регистра 3 микроопераций появляется единичный сигнал, который через элемент ИЛИ 15 поступает на R-вход триггера 10 управления, последний обнуляется - происходит останов уст ройства.

Для работы устройства во втором режиме на вход 19 кода операций устройства подается фиксированный адрес начала диагностирования. После его записи в регистр 4 он поступает на вход дешифратора 13. При выполнении устройством в первом режиме микрокоманды, когда на выходе 1.1 блока 1 памяти микрокоманд появляется нулевой сигнал, элемент И 15 оказывается открытым, на выходе 25 дешифратора 13 появляется единичный сигнал, который поступает через элемент И 15 на S-вход триггера 12 управления и он переходит в единичное состояние. Единичный сигнал с его выхода через элемент ИЛИ 17 поступает на первый управляющий вход коммутатора 7 и на первый вход элемента И 14, запретив тем самым запись информации в регистр 5 возврата. Таким образом, в регистре 5 хранится адрес той микрокоманды, при вьшолнении которой происходит прерывание, а на выход

коммутатора коммутируется информация, RQ формационным входом регистра адреса.

50

поступающая на его второй информационный вход с выхода регистра 4. По заднему фронту первого тактового импульса С в регистр 2 записывается начальный адрес диагностирования,

а считанная по нему из блока 1 памяти микрокоманда записывается в регистр 3 по заднему фронту второго тактового импульса 0. Одновременно

по заднему фронту того же импульса в рег истр ft записывается адрес очередной микрокоманды диагностирования и цикл работы устройства повторяется.

По завершению процедуры диагностирования на вход 19 устройства подается код окончания диагностирования. Записавшись в регистр 4 по зад ,

он поступает на вход дешифратора 13, на втором 26 выходе которого появляется единичный сигнал. Триггер 12 управления переходит в нулевое состояние. Нулевой сигнал с выхода триггера 12

через элемент ИЛИ 17 поступает на первый управляющий вход коммутатора 7, а единичный сигнал с выхода 26 дешифратора 13 поступает на его второй управляющий вход. В результате на выход коммутатора 7 передается адрес возврата, хранящийся в ре-. гистре 5, который записывается в регистр 2 по заднему фронту тактового

импульса Г . После этого устройство переходит к первому режиму, причем управление продолжено с микрокоманды, при вьтолнении которой произошло прерывание.

Формула изобретения

Микропрограммное устройство управления с контролем содержащее блок памяти микрокоманд, регистр адреса,

регистр микроопераций, коммутатор, мультиплексор логических условий, генератор тактовых импульсов, триггер пуска,.триггер ошибки, элемент И-НЕ, первый элемент ИЛИ, причем вход пуска

устройства соединен с входом установки в 1 триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом синхронизации регистра адреса, выход поля немодифицируемых разрядов адреса блока памяти микрокоманд соединен с первым информационным входом коммутатора, выход которого соединен с информационным входом регистра адреса.

выход которого соединен с адресным

входом блока памяти микрокоманд, выход поля модифицируемого разряда адреса которого соединен с первым ин- формационным входом мультиплексора логических условий, выход которого соединен с первым информационным входом коммутатора, выходы поля кода логических условий и поля микроопера

51

цнй блока памяти макрокоманд соединены соответственно с входом элемента И-НЕ и с информационным входом регистра микроопераций, выход которого соединен с выходом микроопераций устройства, вход логических условий устройства и выход поля логических условий блока памяти микрокоманд соединены соответственно с вторым информационным и управляющим входами мультиплексора логических условий, второй выход генератора тактовых импульсов соединены с входом синхронизации регистра микроопераций, выходы конца команды и конца работы которого соединены соответственно с входом синхронизации триггера ошибки и первым входом первого элемента ИЛИ, выход элемента И-НЕ соединен с информационным входом триггера ошибки, выход которого соединен с выходом ошибки устройства и вторым входом первого элемента ИЛИ, выход которого соединен с входом установки в О триггера пуска, отличающееся тем, чт с целью расширения области применения за счет модификации микропрограм хранимых в блоке памяти, области применения и повьпиения достоверности контроля за счет контроля любьк микркоманд из блока памяти, в него введены регистр кода команды, регистр возврата, триггер управления, дешифратор, первый элемент И, второй элемент И, второй элемент ИЛИ, причем вход кода команды устройства соеди

ю

47 W

пппппппппп

пппппппппп

м/а

гб и

121 t

П П

/t

f

1

П2{

0

5

0

5

0

5

нен с информационным входом регистра кода команды, выход которого соединен с входом дешифратора и вторым информационным входом коммутатора, вькод поля немодифицируемых разрядов алреса блока памяти микрокоманд и выход мультиплексора логических условий объединены и соединены с информационным входом регистра возврата, выход которого соединен с третьим информационным входом коммутатора, выход конца команды регистра микроопераций соединен с первым входом второго элемента ИЛИ, выход которого соединен с первым входом первого элемента И и первым управляющим входом коммутатора, первый выход дешифратора соединен с первым входом второго элемента И, выход которого соединен с входом установки в 1 триггера управления, выход которого соединен с вторым входом второго элемента ИЛИ, второй выход дешифратора соединен с входом установки в О триггера управления и вторым управляющим входом коммутатора, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра кода команды, первый выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход которого соединен с входом синхронизации регистра возврата, выход признака разрешения прерывания блока памяти микрокоманд соединен с вторым входом второго элемента И.

1

п л

1С1Г

( Hgtjano )

CwffJb/eowfMfl из 1

KG3 1.2.

Oc/noHoS . ) фиг.З