Микропрограммное устройство с контролем Советский патент 1986 года по МПК G06F11/10 G06F9/22 

1

регистра микроопераций соединен с первым и вторым управляющими входгами коммутатора ошибки и с первым информационным входом коммутатора ошиб ки соответственно,, выход метки контролируемого логического условия блока памяти микрокоманд соединен с первым входом сумматора по модулю два,выход которого соединен с вторым информационным входом коммутатора ошибки, выход метки проверки контрольного логическогоусловия блока памяти микрокомандсоединен с инверсным входомвторого элементам итреть- им управляющимвходом коммутатораошиб

208556

ки, информационньй выход которого и второй выход генератора тактовых импульсов соединены соответственно с информационным и синхровходом триггера ошибки, информационный выход мультиплексора соединен с вторым входом сумматора по модулю два и первым входом второго элемента И, вых--;д которого соединен с первым входом второго элемента ИЛИ,выход модифицируемой части адреса.блока памяти микрокоманд соединен с вторым входом второго элемента ИЛИ, выход которого соединен с третьим информационным входом коммутатора адреса.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в ЭВМ и вычислительных системах с микропро- граммньм управлением.

Целью изобретения является повышение достоверности контроля.

Сущность изобретения состоит в расширении области применения устройства и повышении достоверности контроля за счет организации проверки системы микропрограммное устройство управления - объект управле ния с использованием информации о распределении сдвигов операторов (РСО).

Наличие РСО является одним из источников естественной информационной избыточности, который может быть использован для целей контроля взаимодействия устройства и объекта управления .

Суть РСО состоит в следующем. Есг ли логическое условие не изменяет своего значения после выполнения оператора (микрокоманды) А;, то оно не входит в распределение сдвигов оператора А-, т.е. принадлежит подмножеству В; . Если х- входит в РСО А;, то возможны следующие ситуации: -XJ после выдачи А; всегда устанавливается в О, т.е. входит в подмножество RJ; ; х; после выдачи А; всегда устанавливается в 1, т.е. входит в подмножество х: после вьщачи А-, всегда изменяет свое значение на противоположное, т.е.

входит в подмножество B,g ; Xj после выдачи А; может изменить свое значение с вероятностью 1 р 0.

Зная информацию об РСО, можно в

ходе вьшолнения микропрограммы осуществлять проверку соответствия фактических значений логических условий ИХ требуемым значениям. Для этого достаточно задать номер логического

условия и его требуемое значение после выдачи соответствующего оператора. В этом случае осуществляется контроль правильности функциони- рования объекта управления, а также

косвенная проверка самого микропрограммного устройства, поскольку неправильное значение логического условия в соответствующей точке микропрограммы может являться следствием

нарушения последовательности Выдачи

микрокоманд.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 памяти микрокоманд с разрядами немодифицируемой 1.1 и модифицируемой 1.2 частей адреса, микроопераций 1.3, первой 1.4 и второй 1.5 меток контролируемого логического условия и проверки контрольного логического условия соответственно и кода логических условий 1.6,регистры адреса 2 и микроопераций 3, мультиплексор 4, генератор 5 тактовых им- пульсов, триггеры 6 пуска и ошибки 7, коммутаторы 8 адреса 9 ошибки

первый 10 и второй 11 элементы И, первый 12 и второй 13 элементы ИЛИ, сумматор 14 по модулю два, входы 15 кода операции, 16 логических условий и 17 пуска устройства и выходы 18 микроопераций (в том числе конца работы 18.1 и конца команды 18,2) и 19 ошибки устройства.

Блок 1 памяти микрокоманд предназначен для хранения кодов микроко- о осзга1ествляется по заднему фронту

манд и имеет шесть выходов. Выход 1,1 адреса следующей микрокоманды подключен к соответствующим разрядам второго информационного входа коммутатора 8. На этом выходе считываются все разряды адреса, за исключением младшего модифицируемого разряда адреса (поле 1.2).

Выход 1.6 кода логических условий соединен с входами мультиплексора 4, который производит при необходимости анализ значения соответствующего логического условия,

В полях 1.4 и 1,5 блока 1 записываются управляющие метки М, и 25 относительно друга тактовых импуль- чем М, 1 (о), если значение контро- сов, которые обеспечивают синхрони- лируемого логического условия должно быть равно 1 (о), М 1 (0), если

зацию работы всех элементов устройст ва. Формирование последовательностей импульсов на выходах генератора 5

осуществляется проверка контрольного

зацию работы всех элементов устройства. Формирование последовательностей импульсов на выходах генератора 5

(рабочего) логического условия, Кро- . тактовых импульсов производится тольме того, комбинацией М,- Mj Ю помечается начальная микрокоманда каждой микропрограммы.

Выход 1.3 микроопераций подключен к информационному входу регистра 3 микроопераций. Помимо внешних микроопераций, выдаваемых на выход 18 устройства, на выходе 1,3 блока I считываются внутренние микрооперации Конец команды и Конец работы. Каждая последняя микрокоманда микропрограммы содержит микрооперацию Конец команды, а последняя микрокоманда последней микропрограммы содержит, кроме того, микрооперацию Ко35

40

ко при наличии единичного сигнала на его управляющем входе.

Триггер 6 пуска управляет работой генератора 5 тактовых импульсов. Он устанавливается в единичное состояние при поступлении единичного сигнала . на вход 17 пуска устройства. Единичный сигнал на выходе триггера 6 разрешает функционирование генератора 5 тактовых импульсов. Триггер 6 пуска устанавливается в нулевое с стоя- ние при поступлении на его R-вход через элемент ИЛИ 13 сигнала микрооперации Конец работы, который формируется на выходе 18,1 регистра 3

нец работы. Эти микрооперации так- микроопераций, либо сигнала ошибки, же поступают на информационный вход который формируется на выходе триггера 7 ошибки.

Триггер 7 ошибки предназначен

регистра 3 микроопераций Блок 1 пред- ставляет собой запоминающее устройство статического типа, ииформация на выходах которого присутствует в течение всего времени наличия адреса ; микрокоманды на его входе. Регистр 2 адреса предназначен для хранения адреса очередной микрокоманды, который поступает «а его информационный вход с выхода коммутатора 6, Запись очередного адреса в регистр 2 адреса осуществляет50

дпя фиксации ошибки в работе устройства и устанавливается в единичное состояние при наличии 1 на выходе коммутатора заднему фронту импульса с второго выхода генератора 5,

55 Коммутатор 8 предназначен для передачи на вход регистра 2 адреса кода операции, поступающего на вход 13 устройства, либо адреса очеред208556

ся по заднему фронту импульса, посту пающего на синхровход регистра 2 адреса с первого выхода генератора 5 тактовых импульсов, 5 Регистр 3 микроопераций предназначен для хранения сигналов микроопераций, поступающих на его информационный вход с выхода 1.3 блока. 1. Запись микроопераций в регистр 3

тактового импульса, поступающего на синхровход регистра 3 с второго вы- .хода генератора 5 тактовых импуль- fc oB.

}5 - Мультиплексор 4 осуществляет выделение значения того логического условия из поступающих на его информационный вход, номер которого указан в коде логических условий, по- 2Q ступающем на его управляющий вход с выхода 1,6 блока 1,

Генератор 5 тактовых импульсов I формирует на первом и втором выходах последовательности сдвинутых друг

относительно друга тактовых импуль- сов, которые обеспечивают синхрони-

зацию работы всех элементов устройства. Формирование последовательностей импульсов на выходах генератора 5

5

0

ко при наличии единичного сигнала на его управляющем входе.

Триггер 6 пуска управляет работой генератора 5 тактовых импульсов. Он устанавливается в единичное состояние при поступлении единичного сигнала . на вход 17 пуска устройства. Единичный сигнал на выходе триггера 6 разрешает функционирование генератора 5 тактовых импульсов. Триггер 6 пуска устанавливается в нулевое с стоя- ние при поступлении на его R-вход через элемент ИЛИ 13 сигнала микрооперации Конец работы, который формируется на выходе 18,1 регистра 3

микроопераций, либо сигнала ошибки, который формируется на выходе триггера 7 ошибки.

50

дпя фиксации ошибки в работе устройства и устанавливается в единичное состояние при наличии 1 на выходе коммутатора заднему фронту импульса с второго выхода генератора 5,

55 Коммутатор 8 предназначен для передачи на вход регистра 2 адреса кода операции, поступающего на вход 13 устройства, либо адреса очеред

51

пой микрокоманды, поступающего с адресного 1.1 выхода блока I и выхода элемепта ИШ1 13 (младгаий модифицированный разряд адреса), Коммутация кода операции на вход регистра 2 адреса осуществляется при единичном сигнале, поступающем на управляющий вход коммутатора 8,

Коммутатор 9 ошибки выдает единичный сигнал в соответствии со следую- .щей логической функцией

00 (М, © xj Mj + К М М + + К, М, Й2 ,(О

где x, фактическое значение контро

ноге логического условия; К| - сигнал конца команды.

Таким образом, сигнал ошибки формируется при несовпадении значения метки М| (требуемого значения контрольного логического условия и х если М 1; при отсутствии сигнала конца команды в регистре 3 после обращения к микрокоманде, помеченной комбинацией М 1, Mg 0; при от- сутствии в микрокоманде, следующей после последней микрокоманды микропрограммы с сигналом К 1, комбинации меток М( М 1.

Элемент И 10 предназначен для фор .мирования конъюнкции меток М, М.

Элемент И 11 осуществляет управление передачей значения логического условия для модификации младшего адресного разряда на элементе ИЛИ 13 При Mj 1 цепь модификации адреса. блокируется. Так как во всех микрокомандах ветвления записьшается адрес с младглим разрядом а О, то

его модификация заключается в замене а значением того логического

условия, которое проверяется при реализации ветвления. Сумматор 14 по модулю два осуп ествляет сравнение значений сигналов М .и х...

1 1ч

Предлагаемое устройство работает следующим образом,

В исходном состоянии все элементы памяти установлены в нуль, В единичном состоянии находится только один

„

триггер регистра J, которому соответствует выход 18.2 микрооперации конц команды (цепи установки исходного условно не показаны).

Работа устройства начинается посл поступления на вход 17 сигнала Пуск по которому устанавливается в едтим ное состояние триггер 6. По первому тактовому импульсу с первого выхода

66

генератора 5 в регистр 2 заносится код с входа 15, Этот код записьшается в регистр 2 через коммутатор 8, на управляющий вход которого подается единичный сигнал с выхода 18,2 ре- гистра 3.

. Затем по тактовому импульсу с второго выхода генератора 5 в регистр 3 заносится часть кода первой микрокоманды, состоящая из кода микрооце- раций. По заднему фронту этого импульса исчезает единичный сигнал на выходе 18.2 регистра 3, ив триггер 7 ошибки записывается единичный И.ПИ нулевой сигнал. Единичный сигнал в этот триггер записывается в том случае, если обращается в единицу выражение (1). В данной ситуации это произойдет в том случае если в первой микрокоманде в полях 1„4 и 1.5 записана комбинация, отличная от комбинации 10, что свидетельствует об искажении кода операции либо об отказе (сбое) адресных цепей устройства,

триггер 7 остается в нулевом состоянии, то триггер 6 не изменяет своего единичного состояния, и в регистр 2 по второму импульсу с выхода генератора 5 записьшается адрес следующей микрокоманды. Этот адрес поступает в регистр 2 с хода 1 блока 1 (немодифицируемая часть) через коммутатор 8, на управляющий вход которого подается нулевой потенциал с выхода 18„2 регистра 3. Если данная микрокоманда не является микрокомандой ветвления, то младший модифицируемый адресный разряд проходит на вход элемента ИЛИ 13 и далее в регистр 2 адрсгса без изменения.

По второму тактовому импульсу с выхода генератора 7 коды микроопераций заносятся в регистр 3, и далее работа устройства продолжается аналогично описанному.

В микрокомандах ветвления код логических условий поступает с поля Iv6 в мультиплексор 4, на выход которого проходит значение проверяемого условия. Этот сигнал через откры- тьт элемент И 1 поступает на элемент ИЛИ 13 и производит модификацию младшего адресного разряда. Алгоритм рабочего устройства после считьюания последней микрокоманды и перехода к в bint) ли ей ПК) следующей микропрограммы

1

аналогичен алгоритму начальной фазы функционирования.

После считьшания в регистр 3 микрооперации конца работы сигналом с выхода 18,1 через элемент ИЛИ 12 обнуляется триггер 6, и работа устройства прекращается до подачи следующего сигнала Пуск,

В процессе функционирования устройства вследствие отказов (сбоев) возможен ошибочный переход на начальую микрокоманду микропрограммы. В этом случае появляется единичный сигнал на выходе элемента И 10, Поскольку сигнал на выходе 18,1 равен нулю,тообращается коньюк- ция К,входящаяв-вьфажение 1 ,и триггер 7 фиксирует ошибку.

к

0,если (x,,(M) 0,x,e6i,(,x,eB;,)

1,ecли(x.eв;2lv yк(,e6;,,(-ll--0, 6;J .,

где X (t-1) - значение логического

условия х в предыдущем

о неправильном функционировании объекта управления либо об такте или при последую- искажении микропрограммы, вы- щем ветвлении.полняемой данным устройством ,

Если значения х,. и не - вследствие его отказа сбоя.

совпадают

то это говорит

085568

Для контроля правильности взаимодействия предлагаемого устройства с объектом управления и повышения достоверности функционирования в

5 линейных микрокомандах в поле 1,6 задается код (номер) контрольного логического условия х, В этом случае в поле 1,5 записывается метка М 1, которая блокирует с помощью

10 элемента И 11 цепь модификации адреса (для того, чтобы не нарушить нормальный ход микропрограммы), а в поле 1,6 записывается требуемое значение логического условия Xj. кото15 рое вычисляется на этапе микропрограммирования с учетом существующего распределения сдвигов по следующему правилу

Составитель А,Сиротская Редактор Л,Веселовская Техред Т.ТуликКорректор С.Шекмар

Заказ 289/58Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП Патент, г.Ужгород, ул.Проектная, 4