Устройство для автоматического измерения характеристик дискретного канала связи Советский патент 1985 года по МПК H04B3/46 

ел

00 1 Изобретение относится к технике связи и может использоваться ля контроля достоверности систем передачи данных. .По основному авт. св. № 780210 известно устройство для автоматического измерения характеристик дискрет ного канала связи, содержащее на входе блок сравнения, первый сумматор по модулю два, к одному из входов которого подключен информационный вход и выход первого рекурентного регистра, второй сумматор по модулю два, к одному из входов которого подключен выход второго рекурентного регистра, выходы разрядов которого подключены к входам дешифратора, а также элементы И, счетчик элемент задержки, дополнительный счетчик, переключатель режимов, счет чик нулей для проверки фазы и блок индикации, при этом информационный вход блока сравнения соединен с другим входом первого сумматора по модулю два, выход которого подключен к первому входу элемента задержки и к входам второго рекурентного регист ра и второго сумматора по модулю два, выход которого подключен к входу счетчика и через первый элемент И к входу счетчика нулей для проверки фазы, к входу Сброс которого подключен выход дешифратора, причем выход блока сравнения через второй элемент И, выход первого сумматора по модулю два через третий элемент И, а выходы счетчика и счетчика нулей для проверки фазы непосредственн подключены к соответствующим входам переключателя режимов, выходы которого подключены соответственно к другим входам первого, второго и тре тьего элементов И, причем другой вход второго элемента И объединен с вторым входом элемента задержки и с одним из входов четвертого элемента И, выход которого через дополнительный счетчик подключен к входам блока индикации, а- на другой вход четверто го элемента И поданы тактовые импульсы l3. Однако известное устройство имеет низку помехозащищенность. Цель изобретения - повышение помехазащищенности. Поставленная цель достигается тем что в устройство для автоматичес - кого измерения характеристик дискрет 7а1 ного канала связи, содержащее на входе блока сравнения, первый сумматор , по модулю два, к одному из входов которого подключен информационный v вход и выход первого рекуррентного регистра, второй сумматор по модулю два, к одному из входов которого подключен выход второго рекуррентного регистра, выходы разрядов которого подключены к входам дешифратора, а также элементы И, счетчик, элемент задержки, дополнительный счетчик, переключатель режимов, счетчик нулей дпя проверки фазы и блок индикации, при этом информационньй вход блока сравнения соединен с другим входом первого сумматора по модулю два, вы- ход которого подключен к первому входу элемента задержки и к входам второго рекуррентного регистра и второго сумматора по модулю два, выход которого подключен к входу счетчика и через первьй элемент И к входу счет чика нулей для проверки фазы,ft входу Сброс которого подключен выход дешифратора, причем выход блока сравнения через второй элемент И, выход первого сумматора по модулю два через третий элемент И, а выходы счетчика и счетчика нулей для проверки фазы непосредственно подключены к соответствующим входам переключ.ате- ля режимов, выходы которого подключены соответственно к другим входам первого, второго и третьего элементов И, причем другой вход второго элемента И объединен с вторь& входом элемента задержки и с одним из входов четвертого элемента И,выход которого через дополнительный счетчик подключен к входам блока индикации, а на другой вход четвертого элемента И поданы тактовые импульсы, введены пятый и шестой элементы И, элемент ИЛИ и третий рекуррентный регистр, информационные выходы которого подключены к информационным входам блока сравнения,а тактовый выход и информационный вход соединены с&ответственно с первым входом пятого элемента И и с выходом элемента ШШ, первый и второй входы которого соединены соответственно с выходами пятого и шестого элементов И, первый вход которого соединен с информационным входом первого сумматора по модулю два, а вторые входы пятого и шестого элементов И соединены с со31ответствующими выходами переклочателя режимов. На чертеже представлена структурная электрическая схема предпагаемо.го устройства. Устройство для автоматического измерения характеристик дискретного канала связи содержит блок, 1 сравнения, первый 2 и второй 3 суммато7 ры по модулю два, первый 4 и второй 5 рекуррентные регистры, дешифратор 6, первый 7, второй 8 и третий 9 элементы И, счетчики 10 и 11, элемент 12 задержки, переключатель 13 режимов, счетчик 14 нулей для проверки фазы, блок 15 индикации, четвертый элемент И 16, дополнительный счетчик 17, дешифратор 18 состояний, пятый 19 и шестой 20 элементы И, элемент ИЛИ 21, третий рекуррентный регистр 22. Устройство работает следующим образом. Принимаемая последовательность сравнивается в первом сумматоре 2 с эталонной, которую генерирует первый рекуррентный регистр 4. Результат сравнения поступает в элемент 12 задержки, а с его выхода на счетчик 10, в котором отсчитывается число искаженных битов: Получаемый в первом сумматоре 2 результат сравнения принимаемой и эталонной последовательностей поступает на второй рекурентный регистр 5, включенный в режиме проверки. Одновременно принимаемая последовательность через шестой элемент И 20 и третий рекуррентный регистр 22. поступает на блок 1 сравнения.- В режиме проверки третий рекуррентный регистр 22 работает как регистр сдвига, регистрирующий принимаемую последовательность из дискретного канала связи. Если произошел сдвиг информации, |то при анализе во втором рекуррентном -регистре 5 выходной последовательности первого сумматора 2, являю щейся рекуррентной, получается нулевой выход с второго сумматора 3, который черэз первый элемент И 7 посту пает на счетчик 14.При правильно при имаемой информации счетчик 14 нули не считает, так как он сбрасьшается сигналом, с дешифратора 6. При появлении ошибок выходным сигналом счетчика 14 переключатель 13 переводится в режим поиска фазы и сбра8сывается дополнительньш счетчик 17.В этом режиме останавливается первый рекуррентный регистр 4 (от него отключаются .тактовые импульсы), а принимаемая последовательность через шестой элемент И 20, элемент ИЛИ 2) и третий рекуррентный регистр 22 поступает в блок 1 сравнения. При этом принимаемая последовательность запоминается третьим рекуррентным регистром 22. Когда на пятый элемент И 19 поступает сигнал переключения в режим поиска фазы, третий рекурент.ный регистр 22 начинает работать по цепи обратной связи через пятый элемент И 19 и элемент ИЛИ 21 как эталонный рекуррентный регистр. В блоке 1 сравнения сравнивается отрезок входной последовательности, занесенный в третий рекурретный регистр 22 (при его работе качество регистра сдвига в режиме проверки), и эталонная рекурретная последовательность, вырабатываемая третьим рекуррентньм регистром 22 в режиме поиска фазы. При этом исключается воздействие помех и возможность ложного фазирования. Блок 1 сравнения имеет ту последовательность длиной N , на которой был остановлен первый рекуррентный регистр 4. В момент появления такой последовательности блок 1 сравнения выдает сигнал перехода в режим определения величины, сдвига фазы, который черюз второй элемент И 8 поступает на переключатель -13. В течение всего времени работы в режиме поиска фазы дополнительный счетчик 17 подсчитьюает величину сдвига (фазы). Счет ведется по модулю числа N через четвертый элемент И 16, Если при таком способе.отсче- та знак, записанный во втором рекуррентном регистре 5, не будет найден сразу, то он зафиксируется после передачи iN битов ( i 1,2,...) при том же показйниигдополнительного с счетчика 17. Время нахождения в режиме определения величины сдвига фазы отсчитывается в течение некоторого зачетного промежутка при помощи счетчика 11,выходным сигналом которого устройство переводится в режим проверки. В течение всего времени нахождения в режиме проверки дополнительный Гчетчик 17 сохраняет свое состояние, которое регистрируется на блоке 15

индикации. При необходимости дешифрируется величина и направление Сдвига ;отсчитанного на дополнительном счетчике 17, при помощи дешифратора 1 состояний.

Отсчет сдвига производится по модулю числа.N следующим образом. Пусть -произошла вставка бит. Тогда третий рекуррентный регистр 22 будет задержан на i тактов и на дополнительном счетчике 17 будет отсчитано число 1/modN .

Если произошло выпадение ,i бит, то первый рекуррентный регистр 4 будет задержан на N-t тактов и на блоке 15 индикации окажется число /M-l-l/iY ocJiJ,

Пусть известно, что вставки и выпадения могут происходить с кратностью - бит, при этом целесообразно выбрать число N взаимно простым с . Тогда дешифратор 18 после возвращения в режим проверки дешифрирует записанные в дополнительном счечике 17 числа л) /cnocl N ... -Кт /mod м . Сигнал, поступающий с вькода дополнительного счетчика 17 на дешифратор 18 и блок 15 индикации, свидетельствует о том, что сдвиг информации оз«ачает вставку из f блоков.

Если же дешифрирук тся числа )/тб 1...-К)/tnoj N, то определяется выпадение -j- блоков. При этом число К выбирается таким-образом, чтобы все перечисленные выше числа (по модулю N) были.различны. Управление переключателем 13 осуществляется при этом сигналом с выхода третьего элемента И 9.

Таким образом, использование изобретения позволяет повысить помехозащищенность принимаемой последовательности во определения величины и направления сдвига информации при нарушении синхронизма, исключает возможность ложного фазирования и тем самым повьш1ает помехозащищенность всей работы устройства.

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО ИЗМЕРЕНИЯ ХАРАКТЕРИСТИК ДИСКРЕТ.НОГО КАНАЛА СВЯЗИ по авт.св.№ 780210 о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности,в него введены пятый и шестой элементы И,элемент ИЛИ и третий рекуррентный регистр, информационные выходы которого подключены к информационным входам блока сравнения, а тактовый выход и информационный вход соединены соответственно с первым входом пя того элемента И и с выходом элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами пятого и шестого элементов И, первый вход которого соединен с информационным входом первого сумматора по модулю два, а вторые входы пятого и шестого элементов И соединены с соответствующими выходами переключателя режимов. (Л