Сигнатурный анализатор Советский патент 1985 года по МПК G06F11/16 

соответственно, подвижный контакт переключателя соединен с инверсным входом второго элемента И, первым входом третьего элемента И и первым управляющим входом блока ассоциативной памяти, второй подвижный контакт второго переключателя режима работы соединен с вторым входом третьего элемента И, инверсным входом первого элемента И, управляющим входом второго мультиплексора и вторым управляющим входом блока ассоциативной памяти, входы сравнения которого соединены с выходами второго мультиплексора, выход третьего элемента И соединен с прямым и инверсным управляющими входами элемента 2И-ИЛИ, второй информационный вход которого соединен с выходом сумматора по модулю два, второй размыкающий и второй Замыкающий контакты второго переключателя соединены с шинами нулевого единичного потенциала соответственно, вторая группа информационных входов второго мультиплексора является адресньми входами устройства. .

2, Анализатор по п. 1, о т л jiчаюЩийся тем, что блок ассоциативной памяти содержит первый и второй блоки оперативной памяти.

40123

два элемента , элемент-ИЛИ и два переключателя, причем входы сравнения блока ассоциативной памяти соединены соответственно с ядресньп - Ч входами первого и.второго блоков оперативной памяти, выходы которых являются выходами блока ассоциативной, памяти, первый управляющий вход которого соединен с инверсным входом элемента ИЛИ, выход которого соединен с первыми входами первого и второго элементов И-НЕ, второй управляющий вход блока ассоциативной памяти соединен с вторыми входами первого и второго элементов И-НЕ, выходы которых соединены с входами записичтения первого и второго блоков оперативной памяти соответственно, информационные входы которых соединены с прямым входом элемента ИЛИ и подвижным контактом первого переключателя, размыкающий и замыкающий контакты которого соединены с шинами нулевого и единичного потенциала соответственно, инверсный и третий прямой входы первого и второго элементов И-НЕ соответственно соединены с замыкающим контактом второго переключателя, подвижный контакт которого соединен с шиной нулевого потенциала,

1. СИГНАТУРНЫЙ АНАЛИЗАТОР, содержащий генератор импульсов, регистр сдвига, сумматор по модулю два, формирователь строба и блок индикации, причем выходы регистра сдвига соединены соответственно с группой входов сумматора по модулю два, отличающийся тем, что, с целью расширения области использования путем обеспечения программного задания интервалов контроля, в него введены первый и второй мультиплексоры, первый, второй и третий элементы И, блок задания адресов, переключатель, элемент ИЛИ, элемент 2И-ШШ, первый и второй переключатели режима работы и блок ассоциативной памяти, выходы которого соединены с первой группой информационных входов первого мультиплексора, вторая группа информационных входов которого соединена с входами Пуск и Стоп устройства, выходы первого мультиплексора соединены с входами Пуск и Стоп формировате-пя строба, выход которого соединен с первым прямым входом первого элемента И, второй прямой вход которого является входом синхронизации устройства, выход первого элемента И соединен с первьгм входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра сдвига, вход сброса которого соединен с входом сброса формирователя строба и входом начальной установки устроит ства, выходы регистра,сдвига соединены соответственно с входами блока индикации и первой группой информационных входов второго мультиплексора, управляющий вход первого мультиплексора соединен с подвижным контактом первого переключателя режима работы, замыкающий и размь1кающий кон(Л такты которого подключены к шинам нулевого и единичного потенциала соответственно, информационный вход устройства соединен с первым размыкающим контактом второго переключателя режима работы, первый подвижный контакт которого соединен с входом сумматора по модулю два и первым информационным входом элемента 2И-Ш1И, выход которого соединен с информационным входом регистра сдвига, первый выход блока задания го адресов соединен с первым замыкаю Од щим контактом второго переключателя режима работы, второй выход блока задания адресов соединен с вторым входом элемента ИЛИ, третий вход которого соединен с выходом второго элемента И, прямой вход которого соединен с выходом генератора импульсов, размыкающий и замыкающий контакты переключателя подключены к шинам единичного и нулевого потенциала

Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики цифровых устройств различного назначения по методу сигнатурного анализа

Известно устройство для контроля дискретньос объектов, содержащее контактный блок, два аналого-цифровых преобразователя, три регистра, коммутатор, селектор, формирователь стробов, блок Памяти, генератор опроса, дешифратор, компаратор сигнатур и индикатор ij .

Наиболее близок к предлагаемому по технической сущности анализатор сигнатур, содержащий регистр сдвига с обратными связями через сумматор по модулю два, формирователь теста, формирователь строба, два буферных регистра, блок памяти, генератор импульсов опроса, дешифратор, компаратор и блок индикации, причем вход буферного регистра является информационным входом устройства, входы пуска, останова и тактовый вход которого соединены с первым, вторым и третьим входами формирователя строба соответственно, выход первого буферного регистра соединен с входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, выходы которого соединены с информационными входами второго буферного регистра, выход формирователя строба соединен с первым входом блока индикации и тактовьгми входами регистра сдвига и второго буферного регистра, выходы которого соединены с информационными входами блока памяти, первой группой 3 информационных входов компаратора н вхоцам дешифратора, выходы которог соединены с группой входов блока индикации, второй вход которого сое динен с выходом компаратора, выходы блока памяти соединены с второй группой информационных входов компа ратора, управляющий вход которого и вход записи-считывания блока памяти соединены с первым выходом генерато ра импульсов опроса, второй выход которого соединен с тактовым входом второго буферного регистра Недостатком известных устройств является ограниченная область применения из-за отсутствия возможности программного задания интервалов кон роля . Цель изобретения - расширение области использования сигнатурного анализатора путем обеспечения программного задания интервалов контроля. Поставленная цель достигается тем, что в сигнатурный анализатор, содержащий генератор импульсов, регистр сдвига, сумматор по модулю два, формирователь строба и блок индикации, причем выходы регистра сдвига соединены соответственно с группой входов сумматора по модулю два, введены первый и второй мультиплексоры, первый, второй и третий элементы И, блок задания адресов, переключатель, элемент ИЛИ, элемент 2И-ИЛИ, первый и второй переключатели релсима работы и блок ассоциативной памяти, выходы которого соединены с первой группой информационных входов первого мультиплексора вторая группа информационных входов которого соединена с входами Пуск и Стоп устройства, выходы первого мультиплексора соединены с входами Пуск и Стоп формирователя строба выход которого соединен с первым прямым входом первого элемента И, второй прямой вход которого является входом синхронизации устройства, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра сдвига, вход сброса которого соединен с входом сброса формирователя строба и входом началь ной установки устройства, выходы регистра сдвига соединены соответствен но с входами блока индикации и пер234вой группой информационных входов , второго мультиплексора, управляющий вход первого мультиплексора соединен с подвижным контактом первого переключателя режима работы, замыкающий и размыкающий контакты которого подключены к шинам нулевого и единичного потенциала соответственно, информационный вход устройства соединен с первым размыкающим контактом второго переключателя режима работы, первый подвижный контакт которого соединен с входом сумматора по модулю два и с первым информаци- онным входом элемента 2И-Ш1И, выход которого соединен с информационным входом регистра сдвига, первый выход блока задания адресов соединен с первым замыкающим контактом второго переключателя режима работы, второй выход блока задания адресов соединен с вторым входом элемента ШШ, третий вход которого соединен с выходом второго элемента И, прямой вход которого соединен с выходом генератора импульсов, размыкающий и замыкающий контакты переключателя подключены к шинам единичного и нулевого потенциалов соответственно, подвижный контакт переключателя соединен с инверсным входом второго элемента И, первым входом третьего элемента И и первым управляющим входом блока ассоциативной памяти, второй подвижный контакт второго переключателя режима работы соединен с вторым входом третьего элемента И, инверсным входом первого элемента И, управляющим входом второго мультиплексора и вторым управляющим входом блока ассоциативной памяти, входы сравнения которого соединены с выходами второго мультиплексора, выход третьего элемента И соединен с прямым и инверсным управляющими входами элемента 2И-Ш1И, второй информационный вход которого соединен с выходом сумматора по модулю два, второй размыкающий и второй замыкающий контакты второго переключателя соединены с шинами нулевого и единичного потенциала соответственно, вторая группа информационных входов второго мультиплексора является адресными входами устройства. Кроме того, блок ассоциативной памяти содержит первый и второй блоки оперативной памяти, два элемента 51 И-НЁ, элемент ИЛИ и два пе15еключатег ля, причем входы сравнения блока ассоциативной памяти соединены соответственно с адресными входами нервого и второго блоков оперативной памяти, выходы которых являются выхо дами блока ассоциативной памяти, первый управляющий вход которого сое динен с инверсным входом элемента ИЛИ, выход которого соединен с первыми входами первого и второго элементов И-НЕ, второй управляющий вход блока ассоциативной памяти соединен с вторыми входами первого и второго элементов И-НЕ, выходы которых соединены с входами записи-чтения первого и второго блоков оперативной памяти соответственно, информационные входы которых соединены с прямым входом элемента ШШ и подвижным контактом первого переключателя, {Размыкающий и эамыкающий контакты которого соединены с шинами нулевого и единичного потенциала соответственно, инверсный и третий прямой входы первого и второго элементов И-НЕ соответственно соединены с замыкающим контактом второго переключателя, подвижный контакт которого соединен с шиной нулевого потенциала. На фиг. 1 приведена структурная схема сигнатурного анализатора; на фиг. 2 и 3 примеры реализации схем блока задания адресов и блока ассоциативной памяти. Устройство содержит генератор 1 импульсов блок 2 задания адресов, регистр 3 сдвига, блок 4 индикации, блок 5 ассоциативной памяти, формирователь 6 строба, мультиплексоры 7 и 8, сумматор 9 по модулю два, элементы И 10 - 12, элементы ИЛИ 13, элемент 2И-ИЛИ 14, переключатель 15, переключатели 16 и 17 режима работы вход 18 начальной установки, вход 19 синхронизации, вход 20 Пуск, вход 21 Стоп, информацйонйый вход 22 и адресные входы 23. Блок зад.ания адресов состоит из триггеров 24 и 25, элемента ШШ 26, элемента 27 задержки и кнопок 28 и 29 Блок ассоциативной памяти содержи блоки 30 и 31 оперативной памяти, элементы И-НЕ 32 и 33, элемент ИЛИ 3 кнопку 35 переключателя и переключатель 36. Предлагаемое устройство работает .следующим образом. 36 Предусмотрены два режима его работы, в первом из которых начало и конец измерительного интервала задаются управляющими сигналами Пуск и Стоп, поступающими на входы 20 и 21 устройства, а во втором границы измерительного интервала задаются п-разрядными адресами начала и конца сегмента программы, подаваемыми на адресные входы. 23. По сигналу с входа 18 устройства осуществляется начальная установка формирователя 6 строба и регистра 3 сдвига. Рассмотрим первый режим работы устройства. В этом случае переключатель 16 режима ра:боты установлен в положение, в котором на управляющий вход мультиплексора 7 поступает потенциал, обеспечивающий прохождение на его выход сигналов с входов 20 и 21 устройства. Переключатель 17 установлен в положение, в котором со второй его контактной группы на входы элементов И 10 и 12 и на управляющий вход мультиплексора 8 подается нулевой потенциал. Сигнал Пуск с входа 20 устройства поступает через мультиплексор 7 на вход формирователя 6 строба, на выходе которого при этом устанавливается единичный потенциал и через элементы И 10 и ШШ 13 на С-вход регистра 3 сдвига проходят синхроимпульсы с входа 19 устройства. При подключении к информационному входу 22 сигнатурного анализатора контролируемого потока данных он через первую контактную группу переключателя 17 проходит на вход сумматора 9 по модулю два, который совместно с регистром 3 сдвига образует генератор линейной рекуррентной последовательности максимального периода, вырабатывающий двоичную последовательность периода М 2-1. С выхода регистра 3 сдвига п-разрядный код (сигнатура) поступает в. блок 4, где осуществляется его индикация (как правило с помощью четырехразрядного щестнадцатеричного табло) Для сравнения с эталонным кодом. Во втором режиме работы сигнатурного, анализатора переключатель 16 устанавливается в положение, в котором через мультиплексор 7 проходят сигналы с выхода блока 5 ассоциативной памяти. В этом режиме цикл работы распадается на три фазы: стирание ранее записанных адресов начала и конца и мерительного интервала; запись адре сов начала и конца контролируемого сегмента программы; контроль данных Первые две фазы относятся к подготовительным операциям, условно называемым программированием, а третья фаза является рабочей. Задаются ука аанные фазы положением переключателя 17. В первых двух фазах работы н инверсньй вход элемента И 10 поступает запрещающий единичный потенциал, че.рез мультиплексор 8 на входы сравнения блока 5 ассоциативной памяти проходит информация с выхода регистра 3 сдвига, а через элементы 2И-ИПИ 14 и ИЛИ 13 на D- и С-входы регистра 3 сдвига соответственно по ступает информация с выходов блока задания адресов. Стирание ранее записанных адресо начала иди конца измерительного интервала осуществляется следующим об разом. Если на табло блока 4 индицирует ся нулевая сигнатура, то перед стиранием в регистр 3 надо записать хо тя бы одну единицу. Обеспечивается это однократным нажатием кнопки 28 блока 2. При нажатии кнопки 28 с выхода Q триггера 24 на информационный вход регистра 3 сдвига через элемент 2И-ИЛИ 14 поступает единичный сигна Кроме того, с рькода Q триггера 24 через элемент ИЛИ 26 и элемент 27 задержки на первом выходе блока 2 появляется сигнал, который через элемент ИЛИ 13 проходит на синхронизирующий вход регистра 3 сдвига. Задержка необходима для повышения н дежности записи кодов в регистр3. Если сигнатура отлична от нуля, то необходимо перевести переключате 15 в положение, при котором с выход элемента И 12 на инверсный управляю щий вход элемента 2И-ИЛИ 14 поступа сигнал, обеспечивающий прохождение через него сигналов с выхода сумматора 9 по модулю два. Поскольку на вход сумматора 9 со второго выхода блока 2 поступает нулевой потенциал то генерируется линейная рекуррентная последовательность периода М 2-1 65535. Для повышения темп формирования последовательности на синхронизирующий вход регистра 3 сдвига проходят импульсы частотой около 100 кГц с выхода генератора 1 через элемент И 11 и элемент ИЛИ 13„ Поэтому переключатель 15 достаточно удерживать в этом положении в течение примерно 1 с. Сигналы с выхода регистра 3 сдвига через мультиплексор 8 поступают на входы блока 5 ассоциативной памяти, являющиеся адресными входами блоков 30 и 31. В соответствии с законом формирования линейных рекуррентных последовательностей при этом в некотором порядке перебираются все N-разрядные адреса, кроме адреса 00...00. На информационных входах блоков 30 и 31 присутствует нулевой сигнал, так как кнопка 35 отжата. При поступлении сигнала О с контактов переключателя 15 на первый управляющий вход блока 5 на первых входах элементов И 32 и 33 через элемент ИЛИ 34 появляется единичный сигнал. На входы этих элементов поступает единичный потенциал со второго управляющего входа блока 5. В зависи-мости от положения переключателя 36 управляющего записью начального и конечного адресов, разрешающий потенциал поступает на третий вход одного из элементов И-НЕ 32 или 33 и соответственно потенциал, соответствующий записи информации, проходит на входы записи-чтения соответствующего блока 30 или 31 оперативной памяти. Таким образом О записывается во все ячейки выбранного переключателем 36 блока 30 или 31, кроме ячейки с адресом 00...00. Для стирания содержимого этой ячейки одновременно с нажатием ПРреключателя 15 необходимо додать на вход 18 сигнал начальной установки. Регистр 3 сдвига при этом устанавливается в состояние 00...00 и этот код проходит на входы блока 5. Информации в блоке 5 стирается. Запись в ЗУ адресов начала и конца контролируемого сегмента программы производится следующим образом. Сначала набирается код адреса последовательно, поразрядно начиная со старших разрядов, путем .последовательного нажатия кнопок ИВ и 29 блока 2. JIpH этом соответствующий начению разряда потенциал устанавливатся на втором выходе блока 2, а на пер9BOM его выходе после каждого нажатия любой кнопки с некоторой задержкой появляется импульс сдвига. Сигналы с выходов блока 2 через элемент 2И-ИЛИ 14 и элемент ИЛИ 13 проходит на D- и С-входы регистра 3 сдвига. Процесс набора кода и записи его в регистр 3 контролируется по индикаторному блоку 4, ,В положении переклю чателя 17, соответствующем фазе так называемого программирования, выходы регистра 3 сдвига через мультиплексор 8 подключены к входам блока 5. Пусть- переключатель 36 этого блока установлен в положение, когда на третий вход элемента И-НЕ 32 поступает разрешающий потенциал, .а на третий вход элемента И-НЕ 33 - запрещающий, вследствие на входе записи-чтения блока 30 установлен потенциал, соответствующий считыванию информации, При нажатии кнопки 35 блока 5 на информационные входы блоков 30 и 31 поступает единичный потенциал. Одновременно через элемент ИЛИ 34 и элемент И-НЕ 32 на вход записи-чтения блока 30 поступает сигнал, соответствующий режиму записи, и в ячейку, адрес которой находится в регист ре 3 сдвига, записывается 1. Аналогично осуществляется запись кода адреса конца интервала измерения. При этом переключатель 36 блока 5 должен быть установлен в положение, когда на третий вход элемента И-НЕ 3 подается разрешающий потенциал, а на вход элемента И-НЕ 32 - запрещающий В блоке 31 1 могут быть записаны в несколько ячеек, что соответствует нескольким адресам конца интервала измерения для программ, имеющих ветвление. При контроле потока данных переключатель 17 устанавливается в положение, соответствующее рабочей фазе режима. При этом к выходу мультиплексора 8 подключаются адресные входы устройства, на инверсный вход 2310 элемента И 10 поступает нулевой потенциал, а на D-вход регистра 3 сдвига - данные с информационного входа 22 устройства через сумматор9 по модулю два и-элемент 2И-Ш1И 14. На входы записи-чтения блоков 30 и 31 поступает потенциал, соответствующий считыванию информации. Пока текущий адрес не равен адресам, по которым в блоках.30 и 31 были записаны 1, на их выходах присутствуют нулевые сигналы. Как только текущий адрес сравняется с адресом, по которому в блоке 30 записана 1, на его выходе появляется единичный сигнал, который через мультиплексор 7 поступает на вход формирователя 6 в качестве управляющего сигнала начала измерительного строба. Аналогично при считывании информации из блока 31 на его выходе появляется единичный сигнал конца измерительного интервала, по которому на выходе формирователя 6, а следовательно, и элемента И 10 устанавливается нулевой потенциал и прекращается поступление на С-вход регистра 3 импульсов сдвига, В качестве формирователя 6 строба может быть использован, например, RS-триггер. В остальном работа сигнатурного анализатора в этом режиме не отличается от работы при задании интервала измерения внешними управляющими сигналами. Входы (информационный и синхронизации) сигнатурного анализатора подключаются к соответствующим точкам контролируемого устройства. Таким образом, в предлагаемом устройстве обеспечивается возможность задания измерительного интервала не только внешними управляющими сигналами, но и адресами начала и конца сегментов программы, что расширяет область применения и эффективность сигнатурного анализатора, поскольку он пригоден для проверки аппаратурно-программных комплексов без их доработки.

::5

SO 5

I

S-4

5-4

Фиг.

Фиг.