Устройство для вычисления зависимости @ Советский патент 1985 года по МПК G06F7/552 

Изобретение относится к вычислительной технике и может использоваться в специализированных вычислительных устройствах для оперативного вы- . числения корня квадратного из суммьг ; квадратов трех чисел. Известно устройство для вычисления функции , содержащее регистр первого операнда, два счетчика порядка, блок управления и дешифратор, входы которого подключены к разрядным вькодам первого счетчика порядка, а выход - к разрядным входам счетчика второго операнда, выход переполнения которого подключен к входу первого счетчика порядка О 3 Недостатками этого устройства являются ограниченные функциональные вЬзможности - вычисляется корень квадратный только суммы двух чисел, и относительно низкое быстродействие Наиболее близким по технической сущности к предлагаемому является устройство для вычислени функции , содержащее три схемы срав нения, два коммутатора, два сумматора, шесть сдвигателей и элемент И, причем входы аргументов подключены к входам двух коммутаторов, а к четьфем входам четьфех сдвигателей ПОДключены четыре входа задания постоя.нной величины сдвига 2. Недостатком известного устройства являются большие аппаратурные затраты. Цель изобретения - сокращение аппаратурных затрат. Поставленная цель достигается тем, что в устройстве для вычисления зависимости +х|+х| , содержащее первый и второй сумматоры, первьй и второй коммутаторы, и первую и вторую схемы сравнения, причем выход первой схемы сравнения соединен со входами управления первого коммутатора, введены первый и второй вычитатели и узел сортировки, первый, второй и третий информационные входы которого соединены соответственно с первым, вторым и третьим входами данных устройства, выход большего аргумента узла сортировки подключен к первому информационному входу первого коммутатора и первого вычитателя, выход первого вычитателя соединен с первьм информационным входом первого сз мматора, выход большего аргумента узла сортировки к второму информационному входу первого вычита1U12 теля и первому информационному входу первой схеьы сравнения со сдвигом на три разряда в сторону младших разрядов, выход среднего аргумента узла сортировки соединен со вторым информационным входом первого сумматора и первой схемы сравнения со сдвигом на один разряд в сторону младших разрядов, второй И1формационный вход первого коммутатора соединен с выходом первого сумматора, выходы меньшего аргумента узла сортировки соединен с первым информационным входом второго сумматора и второй схемы сравнения со сдвигом на один разряд в сторону младших разрядов, выход первого коммутатора, подключен к первым информационным входам второго вычитателя и второго коммутатора, выход второго коммутатора соединен с выходом результата устройства, разрядные выходы первого коммутатора подключены ко вторым информационным входам второго вьиитателя и второй схемы сравнения со сдвигом на три разряда в сторону младших разрядов, выход вычитателя соединен со вторым информационным входом второго сумматора, вькод которого подключен ко второму информационному входу второго коммутатора, управлякяций вход которого соединен с выходом второй схемы сравнения. Зависимость у 1х|+х|4-х| представляется в виде (у2+х и вычисление разбивается на два этапа у тах , g -( условии Х,. На чертеже приведена функциональная схема устройства. Устройство содержит узла 1 сортировки, первьй 2 и второй 3 вычитатели, первый 4 и второй 5 сумматоры, первую б и вторую 7 схемы сравнения, первый 8 и второй 9 коммутаторы, первый, второй и третий входы данных 10, 11 и 12 устройства, выход 13 результата устройства. .Устройство работает следующим образом. На входы 10, 11, 12 устройства и соответственно на входы узла 1 сортировки поступают числа. 3114 На выходе узла 1 на первом выходе получаем ху, на втором Х2., на третьем Xj, при условии, что , т.е. на первом выходе - большее число, на третьем - самое меньшее. С первого выхода узла 1 сортировки число х поступает на первые входы первого вычитателя, на вторые вхо ды первого вычитателя поступает чис- ло х;,, сдвинутое на три разряда в сторону мпадших разрядов, т.е. 1/8 X . На первом вычитателе 2 получаем 4 а i а 1- с выхода первого вычитателя 2 число 7/8 х поступает на первые входы первого сумматора 4, на вторые входы которого поступает число X , сдвинутое на единицу в сто рону младших разрядов, т.е. 1/2 xj. На выходе первого сумматора 4 получа ем s Одновременно на перО it вой схеме 6 сравнения сравниваются значвиия 1/8 х и 1/2 х. Если 1/2xj, t /8 схемы 6 сравнения вьфабатывает сигнал управления коммутатором 8 который открывает первые входы первого коммутатора 8, т.е. на его выходе получаем значение . Если 1/2 х, сигнал управления не вырабатывается и на выходе первого коммутатора 8 получаем у g |х,(+ 2 Вторые вычитатели 3, сумматор 5, схемы 7 сравнения и коммутатор 9 работают аналогичным образом, i.e. на выходе второго вычитателя.3 у - - у - у , на выходе второго сум:8 о матора 5 получаем 7/8 у,+1/2 j х, , на выходе второго коммутатора 9 полуГ У1 |у,||х,|. чаем Ошибка вычисления промежуточного результата равна а общая ошибка вычисления у 2 - . Расчет ошибок произведен на ЭВМ М-4030. Применение предлагаемого устройства вместо устройства - прототипа позволило существенно уменьшить аппаратурные затраты, примерно в 1,5 раза. Креме того, такой принцип построения устройства позволяет вычислять зависимость типа +х|+,...,+х с ошибкой вычисления 43(п-1)% и минимальными аппаратурными затратами.

(Пз-1)

а

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЗАВИСИМОСТИ у х2+х2+х2 , содержащее первьй и второй сумматоры, первый и второй коммутаторы и первую и вторую схемы сравнения, причем выход первой схемы сравнения соединен с входом управления первого коммутатора, о тличающееся тем, что, с целью сокращения аппаратурных затрат, в него введены первый и второй вычитатели и узел сортировки, первый, второй и третий информационные входы которого соединены соответственно с первым, BToptJM и третьем входами данных устройства, выход большого аргумента узла сортировки подключён к первому информационному входу первого коммутатора и первого вычитателя, выход первого вычитателя соединен с первым информационным входом первого сумматора, выход большого аргумента узла сортировки подключен к второму информационному входу первого вычитателя и первому информационному входу первой схемы сравнения со сдвигом на три разряда в сторону младших разрядов, выход среднего аргумента узла сортировки соединен с вторым информа- ционным входом первого сумматора и первой схемы сравнения со сдвигом на один разряд в сторону младших разрядов, второй информационный вход первого коммутатора соединен с выходом первого сумматора, выход меньшего аргумента узла сортировки соединен с первым информационным входом второго сумматора и в,торой схемы сравнения со сдвигом на один разряд в сторону младших разрядов, выход первого сумматора подключен первым информащ онным входом второго вычитателя и втогрого коммутатора, выход второго коммутатора соединен с выходом результата устройства, разрядные выходы первого коммутатора подключены к вторым информационным входам второго вычитасл теля и второй схемы сравнения со 00 сдвигом на три разряда в сторону 4 младших разрядов, выход второго вычитателя соединен с вторым информационным входом второго сумматора, управляющий вход которого соединен с вы- . ходом второй схемы сравнения.