, го операнда, установочные входы ко торого подключены к выходам регист первого операнда, На чертеже представлена блок-сх ма устройства.. Устройство содержит регистр 1 первого операнда, первый 2 и второ 3счетчики порядка, счетчик 4 второго операнда, дешифратор 5, блок управления. Выходы счетчика 2 подключены ко входам дешифратора 5, к дый i-ый выход которого(,1,2,.. ,. ..гП-1 первыми будем считать стар шие разряды) связан со счетным входом i-ro разряда счетчика 4,выход нулевого разряда которого соединен со счетным входом младшего разряда счетчика 2, выходы счетчика 2 со сдвигом на один разряд влево соединены с установочными входами счетчика 3, выходы которого со сдви гом на один разряд влево соединены с установочными входами счетчика 2 Выходы регистра 1 соединены с установочными входами счетчика 4, выходы которого со сдвигом на п-разрядов вправо соединены со входами регистра 1. Кроме того, устройство содержит блок б управления, связанный с выходами нулевого и первого разрядов счетчика 4 и регистра 1, выходом знакового разряда счетчика 3,с управляющими входами счетчиков 4,2, 3 и регистра 1, Устройство работает следуквдим об разом. В исходном состоянии в счетчиках 4, 2, 3 и регистре 1 записаны нули В первом цикле вычисления блок 6 управления подключает к управляющем входу счетчика 4 входную шину, по которой в устройство поступают импульсы в количестве, равном х. По каждому управляющему сигналу производится прибавление единицы в i-ый разряд счетчика 4, где i-oe число, поступающее на входы дешифратора 5 со счетчика 2. Когда в счетчике 4в нулевом разряде образуется еди ница, то последукадие счетные сигналы, поступающие на вход этого раз ряда, не изменяя состояния последнего, проходят на вход младшего разряда счетчика 2 и счетчика 3, Цикл заканчивается по сигналу от источника информации об окончании передачи кода х.. В результате выполнения первого цикла на счетчике 4 получаем мантиссу Шх f а на счетчике 2 -порядок числа Р;(, записанного в форме с плавающей запятой. (Цифра, стоящая в 1-ом разряде счет чика 4 имеет вес 2 ) . Во втором цикле по сигналу блока 6 Управлени осуадестйляется передача содержимого счетчика; 4 в регистр 1 (со сдвигом на п разрядов вправо) и однЪвремен :но с этим - передача содержимого регистра 1 в счетчик 4, а счетчик Т устанавливается в состояние - п. В третьем цикле аналогично первому на управляющий вход счетчика 4 поступает в число-импульсном коде операнд у. Если порядок числа у превосходит порядок числа х на величину S (S {0,1,2,...,п}), то в счетчике 4 S раз будет наблкщаться переполнение и следовательно в счетчик 2 и счетчик 3 прибавится по S единиц. Цикл заканчивается по сигналу от источника информации об окончании передачи кода у. в результате выполнения третьего цикла на счетчике 2 получаем порядок Ру .Р + S, а на счетчике 4 мантиссу Шу числа у. В четвертом цикле блок 6 управления выдает серию сигналов, по каждому из которых осуществляется сдвиг содержимого регистра 1 и прибавление единицы в счетчик 3. Цикл заканчивается по достижению счетчиком 3 состояния О. Если при этом в нулевом и первом разрядах регистра 1 записаны единицы или в нулевом разряде счетчика 4 записан ноль, то выполняется пятый цикл, в противном случае устройство переходит к выполнению шестого цикла. Пятый цикл вычисления полностью аналогичен второму, Е шестом цикле блок б управления вырабатывает серию сигналов, по каждому из которых осуществляется сдвиг содержимого регистра 1 и прибавление Ч в счетчик 3. Цикл заканчивается, когда в нулевом разряде регистра 4 появится единица, т.е. когда выполняется нормализация мантиссы числа, записанного в регистре 1. При этом в счетчике 3 получают код f /(РХ - Ру)/В седьмом цикле осуществляется запись в счетчик 3 со сдвигом влево на один разряд содержимого счетчика 2 и запись в счетчик 2 со сдвигом влево на один разряд содержимого счетчика 3. Содержимое первого разряда счетчика 4 заносится в младший разряд счетчика 2 и счетчи-ка 3, в нулевой и первый разряды счетчика 4 заносятся соответственно Если в перБом разряде регистра 1 записана единица, то в регистре 1 выполняется сдвиг Hai один разряд, в противном случае в нулевой и первый разрады этого регистра заносятся соответственно О и 1. Седьмой цикл выполняется за один такт, т.е. все описанное выше пересылки и сдвиги выполняются одновременно, по одному и тому же сигналу блока 6 управления. В результате выполнения седьмого цикла в .счетчике 4 и регистре 1 получаем (с некоторой погрешностью) мантиссы квадратов операндов х и у, в счетчике 3 - порядок числа, мантисса;, которого находится на счетчике 4, а в счетчике 2 - разность порядков этих чисел. В восьмом цикле блок 6 управлен выдает серию сигналов, по каждому которых осуществляется прибавление единицы в счетчик 2 и сдвиг содержимого регистра 1. При этом, если в нулевом разряде регистра 1 едини ца, то на управляющий вход счетчик 4 с выхода блока б управления прох дит сигнал, обеспечивающий прибавл ние единицы к соответствующему раз ряду счетчика 1. Tak происходит су мирован1 е мантисс х и у2, цикл заканчивается, когда в дешифратор сигнал появляется на выходе с наибольшим номером. В девятом цикле осуществляется передача кода счетчика 4 на регист 1. При этом, если в нулевом разряд счетчика 4 была единица, то к содержимому счетчика 3 прибавляется 1 и на нем получаем порядок числа X + у В десятом цикле осуществляется серия сдвигов регистра 1. Цикл заканчивается при появлении jl в нулевом разряде регистра. В резу тате, на регистре получаем нормали зованную мантиссу числа х + у Мантиссу числа х + у2 получаем, считывая нулевой разряд с нулевого разряда регистра 1, первый разряд с младшего разряда счетчика 3, а j -и разряд мантиссы (,3,4 ) (j-l)-ro разряда регистра 1. Поряд числа записан в остальных старших разрядах с.четчика 3. Если считать, что аппаратурные затраты на изготовление устройства пропорциональны количеству корпусов интегральных схем, то предлагаемое устройство позволяет уменьшить аппаратурные затраты по сравнению с известным более, чем в два раза. Формула изобретения Устройство для вычисления функции -ух + у2, ссдержащее регистр первого операнда, счетчик второго операнда,- первый счетчик порядка, блок управления, отличаю щее с я тем, что, с целью сокращения аппаратурных затрат, в него введены второй счетчик порядка и дешифратор, входы которого подключены к разрядным выходам первого счетчика порядка, а выходы - к разрядным входам счетчика второго операнда, выход переполнения которого подключен ко входу первого счетчика порядка, установочные входы и выходы которого соединены соответственно с ыходами и входами второго счетчика порядка, выход и вход знакового разряда которого подключен к первому управляющему входу и выходу блока управления, подключенного также ко входу первого счетчика порядка, разрядные входы регистра первого операнда соединены с соответствующими выходами счетчина второго операнда, выход нулевого разряда которого и выход первого разряда регистра первого операнда соединены с соответствующими входами блока управления,,второй управляющий выход которого подключен ко входам регистра первого операнда и счетчика второго операнда, установочные входы которого подключены к выходам первого операнда. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 404082, кл. G Об F 7/38, 1971. 2.Авторское свидетельство СССР по заявке №2393765, 03.08.76 (прототип) . .
название | год | авторы | номер документа |
---|---|---|---|
Устройство для вычисления функции √x + y | 2016 |
|
RU2633142C1 |
Устройство для деления чисел в форме с плавающей запятой | 1988 |
|
SU1566340A1 |
Арифметическое устройство | 1989 |
|
SU1656525A1 |
Устройство для деления чисел | 1981 |
|
SU1012241A1 |
Устройство для сложения и вычитания чисел с плавающей запятой | 1980 |
|
SU959070A1 |
Специализированный процессор | 1983 |
|
SU1144117A1 |
Устройство для умножения чисел | 1981 |
|
SU999045A1 |
Устройство для умножения чисел с плавающей запятой | 1985 |
|
SU1280624A1 |
Арифметическое устройство | 1978 |
|
SU687982A1 |
Устройство для обработки данных | 1985 |
|
SU1287146A1 |
Авторы
Даты
1980-07-30—Публикация
1978-06-09—Подача