Формирователь импульсов Советский патент 1985 года по МПК H03K3/02 H03K5/01 

Изобретение относится к импульсной технике и может быть использовано для синхронизации работы микропроцессорных систем. Целью изобретения является повы- шение верхней частоты формируемых импульсов. На фиг,1 представлена функциональная схема генератора на фиг.2 временные диаграммы его работы. Формирователь импульсов содержит первый 1, второй 2 и третий 3 Р-три геры и генератор 4 тактовых импульсов, прямой выход которого соединен с тактовыми входами I)-триггеров, пр мой вькод первого р-триггера соединен с Б-входом второгоD-триггера, инвертор 5 и четвертый D-триггер 6, причем прямой вьЕход генератора тактовых импульсов соединен с тактовым входом четвертогоD-триггера, прямой выход первого Г-триггера соединен с R-входом четвертогоD-триггера прямой выход которого соединен с R-ВХОДОМ второго Л-триггера и через инвертор с R-входом третьего D-три гера с первой выходной шиной 7, инверсный выход которого соединен с второй выходной шиной 8 и со своим D-входом и D-входом четвертого D-триггера, инверсный выход второго D-триггера соединен с D -входом перво го D-триггера и 5-входом четвертого D-триггера. Устройство работает следующим образом. Допустим, что в исходном состояни все триггеры 1-3 и 6 сброшены в состояние логического О. При этом потенциал логического О на выходе триггера 1 удерживает в состоянии логического О триггер 6, который в свою очередь удерживает в состоянии логического О триггер 2. По окончании первого импульса с выхода генератора 4 тактовых импульсов триггеры 1 и 3 переходят в состояние логической 1. По окончании второго импульса с выхода генератора 4 триггер 5 возвращается в исходное состоя ние, а состояние остальных триггеров остается неиэменньв-i, так как триггер 2 блокирован по входу сброса, а сигналы на информационных входах триггеров 6 и 1 подтверждают их состояние. По началу третьего импульса с выхода генератора 4 триггер 6 переходит в состояние логической 1, блокируя тем самым триггер 3 и деблокируя триггер 2, который переходит в состояние логической 1 по окончании этого же импульса и блокирует в состоянии логической 1 триггер 6. По окончании четвертого импульса с выхода генератора 4 триггер 1 переходит в состояние логического О, что приводит к наличию двух противоположных блокировок на входах триггера бив соответствии с логикой его функционирования - к появлению на обоих его выходах потенциалов логической 1, По окончании пятого импульса с выхода генератора 4 триггеры 2 и 6 переходят в состояние логического О и цикл работы генератора завершается, так как он возвращается в исходное состояние. Таким образом, при цикле работы генератора в пять периодов импульсов опорной частоты длительность импульса на выходе инвертора 5 составляет 2 и 1/2 периода опорной частоты, длительность импульса логического О на инверсном выходе триггера 3 составляет 1 период опорной частоты, а задержки этих импульсов друг относительно друга 1 и 1/2 периода соответственно, в то время как в извест ном формирователе те же длительности составляют 10,5,2,2 и 1 периода опорной частоты. Следовательно, при равных в сравнении с известным фор мирователем временных соотношениях вьпгодных. сигналов и той де опорной частоте частота (.максимальная) выходных импульсов может быть повышена в два раза. В то же время возможно сохранить прежнюю частоту выходных импульсов и удвоить опорную частоту, что приводит к возможности использования менее быстродействующих элементов .

4

f 7

1

J 6

ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ, содержащий первый, второй и третий 5-триггеры и генератор тактовых импульсов, прямой выход которого соединен с тактовыми входамиD-триггеров, прямой выход первогоD-триггера соединен с )-входом второго В-трипгера, отличающийс я тем. что, с целью повышения верхней частоты формируемых импульсов, в него введены инвертор и четвертый D -триггер, тактовый вход которого соединен с инверсным выходом генератора тактовых импульсов, прямой выход первого D-триг.гера соединен cR-входом четвертого D-триггера, прямой выход которого соединен с R-входом второго В-триггера и через инвертор с R-входом третьего D-триггера и с первой выходной шиной, инверсный выход третьего D -триггера соединен с второй выходной шиной, с своим D-входом и D-входом четвертого D-триггера, инверсный выход второгоD-триггера (Л соединен с В -входом первого Г-триггера и 5-входом четвертогоD -триггера. ел -з О) со