Устройство для определения момента изменения свойств случайного процесса Советский патент 1985 года по МПК G06G7/52 

сравнения является выходом устройства, первый информационный вход четвертого блока умножения подключен к выходу третьего блока умножения, второй информационный вход четвертого блока умножения подключен к выходу блока деления, первый информационный вход которого подключен к выходу третьего элемента задержки, второй информационный вход блока деления

объединен с входом четвертого-накапливающего сумматора и подключен к выходу квадратора, выход четвертого накапливающего сумматора соединен с первым входом блока вычитания, второй вход которого подключен к выходу второго регистра константы, информационный выход блока вычитания соединен с входом третьего элемента задержки.

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТА ИЗМЕНЕНИЯ СВОЙСТВ СЛУЧАЙНОГО ПРОЦЕССА, содержащее первый элемент задержки, квадратор, блок вычитания, первый сумматор и блок сравнения, отличающееся тем, что, с целью расширения класса решаемых задач и повышения точности и быстродействия, в него введены блок буферной памяти, формирователь адреса, два элемента задержки, второй сумматор, два блока постоянной памяти, четыре накапливающих сумматора, четыре блока умножения, два регистра константы, блок деления и генератор тактовых импульсов, вход которого объединен с входом первого элемента задержки, первым входом первого сумматора и является входом устройства, выход генератора тактовых импульсов соединен с тактовыми входами первого и второго накапливающих сумматоров, тактовым входом блока буферной памяти и входом формирователя адреса, выход которого соединен с адресными входами блоков постоянной памяти и блока буферной памяти, информационный вход которого подключен к выходу первого элемента задержки, выход блока буферной памяти подключен к I первым входам первого и второго блоков умножения, вторые входы которых подклю(Л чены соответственно к выходам первого и второго блоков постоянной памяти, выходы первого и второго блоков умножения соединены соответственно с информационными входами первого и второго накапливающих сумматоров, выход первого из которых соединен с вторым входом первого сумматора, выход которого соединен с первым входом а третьего блока умножения, второй вход коOi торого объединен с входом квадратора и подключен к выходу второго накапливающего сумматора, выход третьего блока умножения через последовательно соединенные тре«х тий накапливающий сумматор и второй элемент задержки подключен к первому информационному входу второго сумматора , второй информационный вход которого подключен к выходу четвертого блока умножения, управляющий вход второго сумматора объединен с управляющими входами четвертого блока умножения, блока деления и подключен к управляющему выходу блока вычитания, выход второго сумматора соединен с первым входом блока сравнения, второй вход которого подключен к выходу первого регистра константы, выход блока

Изобретение относится к технической кибернетике и может быть использовано для определения момента скачкообразного изменения вида корреляционной функции случайного процесса в опознающих устройствах различного назначения, системах управления и линиях связи.

Целью изобретения является расширение класса решаемых задач и повышение быстродействия и точности определения момента разладки.

На чертеже представлена блок-схема устройства.

Устройство содержит генератор 1 тактовых импульсов, первый элемент 2 задержки, блок 3 буферной памяти, формирователь 4 адреса, первый сумматор 5, первый накапливающий сумматор 6, первый блок 7 умножения, первый блок 8 постоянной памяти, второй блок 9 постоянной памяти, второй блок 10 умножения, второй накапливающий сумматор 11, третий блок 12 умножения, квадратор 13, третий накапливающий сумматор 14, первый регистр 15 хранения константы, второй регистр 16 хранения константы, второй элемент 17 задержки, третий элемент 18 задержки, блок 19 вычитания, четвертый накапливающий сумматор 20, блок 21 сравнения, второй сумматор 22, блок 23 умножения и блок 24 деления.

Входом предлагаемого устройства является вход генератора 1 тактовых импульсов, объединенного с первым входом первого сумматора 5 и входом элемента 2 задержки, подсоединенного своим выходом к информационному входу блока 3 буферной памяти. Выход генератора 1 тактовых импульсов подключен к тактовому входу блока 3 буферной памяти, к входу формирователя 4 адреса, к тактовому входу первого накапливающего сумматора 6 и к тактовому входу второго накапливающего сумматора 11, выход блока 3 буферной па.мяти подключен к первому информационному входу первого блока 7 умножения и к первому информационному входу второго блока 1 умножения, выход формирователя 4 адреса подключен к управляющему входу блока 3 буферной памяти, к адресному входу первого блока 8 постоянной памяти и к адресному входу второго блока 9 постоянной памяти, выход первого блока 8 постоянной памяти подсоединен к второму информационному входу первого блока 7 умножения, выход которого подключен к информационному входу первого накапливающет сумматора 6, выход которого подключен к второму входу первого сумматора 5, выход второго блока 9 постоянной памяти подсоединен к второму информационному

5 входу второго блока 10 умножения, выход которого подключен к информационному входу второго накапливающего сумматора 11, выход которого подключен к входу квадратора 13 и к соответствующему информационному входу третьего блока 12 умножения, подключенного другим информационным входом к выходу первого сумматора 5, выход квадратора 13 подсоединен с одному из информационных входов блока 24 деления и к входу четвертого накапливающего

сум.матора 20, выход которого подключен к первому информационному входу блока 19 вычитания, подсоединенного вторым информационным входом к выходу соответствующего регистра 15 хранения константы, управляющий выход блока 19 вычитания

подключен к управляющему входу блока 24 деления, другой информационный вход которого подключен через второй элемент 18 задержки к информационному выходу блока 19 вычитания, к управляющему входу четвертого блока 23 умножения и к управляющему входу второго сумматора 22, выход блока 24 деления подключен к соответствующему информационному входу четвертого блока 23 умножения, выход третьего блока 12 умножения подсоединен к

0 входу третьего накапливающего сумматора 14 и к другому информационному входу

четвертого блока 23 умножения, выход которого подсоединен к одному из информационных входов второго сумматора 22, другой информационный вход которого через другой элемент 17 задержки подключен к выходу третьего накапливающего сумматора 14, выход второго сумматора 22 подключен к первому информационному входу блока 21 сравнения, подключенного вторым информационным входом к выходу первого регистра 15 хранения константы.

В основу работы предложенного устройства положен следующий алгоритм.

Известно (4), что любой стационарный случайный процесс можно описать рекуррентным уравнением порядка Р, на этом основании поступающий на вход предлагаемого устройства случайный процесс опишем уравнением

XjVi AiXj +A2 j-i+-.-+AjprjVi-p + ., до момента разладки t Э и уравнением

Xj.i,Xjt isXj-lt...,., + jVj

после момента разладки t 9 (отметим, что, как указано в (5), порядок процесса р на практике не превышает двойки, т.е. Р«2). Здесь отсчеты шума i независимы, имеют нулевое среднее значение и дисперсию бш , причем вероятностное распределение произвольно, два набора известных значений параметров Ai ..., Лр и , ...,р характеризуют корреляционную функцию случайного процесса соответственно до и после момента разладки 9 , xj - j-й отсчет случайного, процесса.

Для обнаружения разладки случайного процесса применяется такая модификация метода наименьших квадратов, когда длительность каждого отдельного интервала наблюдения, завершающегося вынесением решения о наличии или отсутствии разладки, не фиксируется заранее, а определяется (последовательно, в ходе наблюдения процесса) величиной, характеризующей различия статистической структуры процесса до и после разладки. Процедура обработки наблюдений (выборочных значений случайного процесса) является последовательной процедурой типа Вальда (3), при этом, как и у Вальда, используется два постоянных порога, предназначенных для выполнения другой роли, чем в процедуре Вальда. Первый порог Н служит для определения либо необходимости проведения еще одного на-. блюдения (или нескольких наблюдений) случайного процесса, либо достаточности имеющегося числа наблюдений для того, чтобы перейти к этапу вынесения решения о наличии либо отсутствии разладки случайного процесса. Собственно решение о наличии разладки случайного процесса выносится при превышении второго порога сГ,

если же второй порог не превышен, выносится решение об отсутствии разладки.

Моменты Ti, i 0,l,2,..., в которые может быть принято решение о разладке, определяются последовательно в процессе наблюдения случайного процесса по следующим соотношениям Со О,

(; - пш{к ГмМ:211 У)н,

где.Н,-,М

0) -Л J ху -... -f (t,-Ap) xy.i-j.;

- постоянный порог, определяемый допустимым запаздыванием момента обнаружения разладки, которое определяется вероятностью пропуска сигнала, Рдс и допустимой величиной вероятности ложной тревоги Рлт.

В момент ti определяется величина

Ti

y. ir: di(i)(. ili-s- l -

fi, еслиТ,-- « .

diG)

lH-i: ftj)J/tU.),

при превышении которой порога S, т.е. при выносится решение о наличии разладки, в противном же случае (при ) выносится решение об отсутствии разладки случайного процесса, поступившего на вход устройства.

Значения порогов Н и 5 о предел я юте я из следуюших соотношений (6)

H6ii.

ш

ш

s. -- .(

РЛГ «

Работа устройства основана на том, что среднее значение величин ух изменяется после разладки на известную величину Н (т.е. с - -3- ДО разладки на +

после разладки), а дисперсия величин не превосходит Н бщ (8). Знание величины Н изменения среднего значения и верхней границы дисперсии последовательности {у/|, .2... позволяет выбрать такое пороговое

5 значение из интервала (- , -«-) что превышение величинами выбранного таким образом порога t5 будет происходить достаточно редко до разладки (это эквивалентно малому числу ложных тревог) и достаточно часто после разладки (это эквивалентно большой вероятности правильного обнаружения разладки) исследуемого случайного процесса. Такой выбор порогов Н и S обеспечивает по сравнению с предлагаемым устройством более надежное обнаружение одной или нескольких разладок расширенного класса случайных процессов, а также большую быстроту и точность их обнаружения. Большая быстрота и точность обнаружения разладок предлагаемым устройством обеспечивают тем, что требуемой точности обнаружения разладки соответствует вполне определенная длительность интервала наблюдения, выражающаяся в тех различиях статистических характеристик (до разладки и после разладки) случайного процесса, которые нужно накопить для достижения требуемой точности. В известном устройстве выбор малого интервала наблюдения обеспечивает быстрое обнаружение разладки, но и обуславливает малую величину накапливаемых различий статистических характеристик исследуемого процесса, что ведет к увеличению числа ложных срабатываний и, следовательно, к ухудшению точности, для увеличения же точности необходимо выбирать интервал наблюдения неопределенно боль- шим, что уменьшает быстроту обнаружения разладки случайного процесса. Устройство работает следуюш.им образом. Квантованные по времени и уровню входные реализации наблюдаемого случайного процесса (СП), xj j 0,l,2... запускают генератор 1 тактовых импульсов (фиг. 1) и одновременно поступают на вход первого элемента 2 задержки и на первый информационный вход первого сумматора 5. Вход ные сигналы х задерживаются первым элементом 2 задержки на один такт, приобретая вид XjVi, j l,2... и поступают с его выхода на информационный вход блока 3 буферной памяти 7, представляющего собой сдвигающий регистр, где последовательно записывается в р числовых ячеек сдвигающего регистра, запись осуществляется на каждом такте по тактовым импульсам, поступающим с выхода генератора 1 тактовых импульсов на тактовый вход блока 3 буферной памяти. По мере поступления сигналов Xj, j 0,1.2..., в р числовых ячеек блока 3 буферной памяти, эти сигналы подаются с выхода блока 3 буферной памяти на первые информационные входы первого и второго -блоков 7 и 10 блоков умножения, на вторые информационные входы которых поступают выходные сигналы соответственно с блоков 8 и 9 постоянной памяти. Таким образом, сигнал U в регистре блока 3 буферной памяти на (j + l)-OM такте имеет следующий вид (при чтении слева направо, когда крайняя левая ячейка сдвигающего регистра всегда содержит старший разряд) ху, ..., Xj+ , j 0,1,2... В каждом из блоков 8 и 9 постоянной памяти имеется р-разрядный регистр, в ячейки которых соответственно записываются следующие априорно известные наборы (при чтении слева направо) Л-Л,,..., jUb-A. , причем наборы констант Л ..., А ,... известны заранее и характеризуют параметры корреляционной функции СП поступаю.щего на вход устройства соответственно до и после разладки. Выходные сигналы U блока 4 формирования адреса, запускаемого по входу импульсами с выхода генератора 1 тактовых импульсов, являются адресными и поступают на адресные входы блока 3 буферной памяти блоков 8 и 9 постоянной памяти. Поел поступления адресных сигналов U формируются выходные сигналы U, Uj и Ug, причем сигналы U j и U перемножаются в первом блоке 7 умножения, а сигналы Uj и Ug перемножаются во втором блоке 10 умножения. После окончания умножений выходные сигналы Uy и Uj, указанных блоков умножения поступают соответственно на информационные входы накапливающего сумматора 6 и накапливающего сумматора П, в которых осуществляется последова-. тельное суммирование на каждом такте, причем в конце каждого такта накапливаю щие сумматоры 6 и 11 должны быть приведены в исходное состояние, соответствующее нулевым выходным сигналам Uj и U«.Ha (j-f 1)-м такте сигналы Ug и Uji имеют с дедующий вид 4 (xj-in); Uu l: ( -Ai+)-Xj,i.i м Так как первый сумматор 5 осуществляет параллельное суммирование сигналов 14 и Uj поступающих соответственно на его первый и второй информационные входы, то на первый информационный вход третьего, блока 12 умножения поступает сигнал и следующего вида и XJ.I -f Ue , причем на второй информационный вход блока 12 умножения поступает сигнал U/j. Одновременно сигнал U поступает на вход квадратора 13, где перемножается сам .на себя и в виде выходного сигнала U (Ц ) одновременно поступает на вход четвертого накапливающего сумматора 20 и на соответствующий информационный вход блока 24 деления. Накапливающий сумматор 20 в процессе последовательного суммирования входных сигналов формирует, напри.мер, на (j + l)-oM такте сигнал U(, 2 (U )f который поступает на первый вход блока 19 вычитания, на второй информационный вход которого подается значение константы Я, хранящейся во втором регистре 16 константы. С помощью порогового значения Н последовательно формируются интервалы наблюдений, завершающиеся вынесением решения о наличии или отсутствии раз ладки. Сигнал с информационного выхода блока 19 вычитания имеет на (j + l)-oM такте следуктщий вид и,, и„ - Ц Сигнал после задержки на один такт вторым элементом 12 задержки подается на соответствующий информационный вход блока 24 деления, который срабатывает при поступлении на его управляющий вход незадержанного сигнала с выхода блока 19 вычитания. Одновременно управляющие сигналы Ujj поступают на управляющие входы четвертого блока 23 умножения и второго сумматора 22 для их запуска. Сигнал с выхода блока 24 деления поступает на соответствующий информационный вход четвертого блока 23 умножения, на другой информационный вход которого поступает сигнал Ui4 с выхода третьего блока 12 умноВь1ходнои

сигнал- решение жения, причем сигнал Uu поступает также на вход третьего накапливающего сумматора 14. Сигнал Uit с выхода третьего накапливающего сумматора 14 через второй элемент 17 задержки подается на первый информационный вход второго су.мматора 22 осуществляющего параллельное суммирование, причем на второй информационный вход второго сумматора 22 поступает сигнал IJ информационного выхода четвертого блока 23 умножения, сигнал Uja с выхода сумматора 22 поступает на первый информационный вход блока 2 сравнения, на второй информационный вход которого подается значение константы 5. хранящейся в первом регистре 15 хранения константы, причем к началу следующего такта сигналов Ugj, должно быть осуществлено приведение в исходное состояние (сброс третьего и четвертого накапливающих су.мматоров 14 и 20), соответствующее нулевым выходным сигналам и,4 и Lao. Сигнал-рещение появляется на вы.ходе блока 21 сравнения лишь в тот момент, когда сигнал Li2 превышает значение Г, появление сигнала означает принятие устройство.м ре нения о наличии разладки случайного процесса, поступающего на его вход.