Буферное запоминающее устройство Советский патент 1985 года по МПК G11C9/00 

Изобретение относится к вычислительной технике, в частности к регистровым запоминающим устройствам.

Целью изобретения является расширение функциональных возможностей устройства за счет фиксации момента времени поступления информации и обеспечения независимой записи информации по каждому из нескольких входов.

На чертеже изображена функциональная схема предложенного устройства.

Устройство содержит таймер 1, генератор 2 импульсов, распределитель 3 пачек импульсов, распределители 4 уровней напряжения, первую группу элементов ИЛИ 5. элемент ИЛИ 6, формирователь 7 одиночного импульса и блоки 8 памяти, каждый из КС ,,; : coAcp/iCMT иерьую 9 и вторую 10 группы регистров слова, группу триггеров 11, втирую группу элементов ИЛИ 12, группу элементов И 13, формирователь 14 сигналов записи, первую 15 и вторую 16 группы э.юмеитов задтсржки. Устройство содержит также 17 задержки. При этом обозначены установочный 18 и информационные 19 входы, информационный 20 и тактовый 21 выходы устройства.

Число элементов ИЛИ 5 в группе, число распределителей 4 уровней напряжения и число входов элементов ИЛИ 6 равно каждое числу выходов распределителя 3 пачек импульсов. Число блоков 8 памяти равно числу распределителей 4 уровней напряжения, а число формирователей 14 в каждом блоке 8 памяти, число регистров 9 и 10 слова, TpiirrtpOLi il, элементов ИЛИ 12, элемеьмч)в И i3 и элементов 15 и 16 задержки, в каждой группе равно числу выходов распредели 1 1Я 4 уровней напряжения.

Устройство работает следующим образом.

Перед началом работы по переднему фронту импульсного сигнала сброса, носту1 а - -;:,его га вход 18, устанавливаются в исхоч )е положение таймер 1, распределитель 3 Л р-:1-пределители 4, запускается формирователь 7 и через элементы ИЛИ 12 сбрасываются т-риггеры 11.

Распределитель 3 формирует пачки имnv.ibcoii из IMFiy.TbcoB, поступающих от генератор;: 2, и iKcnpi-At iHeT их последовательно г;() споим вьхо/ ам слева направо (на каждглй шлхсл 1)л1;у очередную пачку имnyjibcsii с Ч1к;лом 11М| ульсов в-пачке, на единииу Г)олы;. числа выходов распределителя -у ouioMMCHuoro с выходом распределитеЛ.: .jl. гричсм последний импульс каждой i;.;-iiK i импульсов, поступающей через пре;i,b.4v-iU K L.b, распределителя 3, совпадает но i.p - -- - первым импульсом пачки .::ов, поступающей через последующий ьыхо;1 распределителя 3. Таким образом,

установкой в исходное положение распределителя 3 является установка его на первый слева выход.

Каждый из распределителей 4 формирует на каждом своем выходе из поступающей пачки импульсов от распределителя 3 прямоугольный импульс, передний фронт которого совпадает с передним фронтом соответствующего этому выходу импульса пачки, а задний фронт совпадает с передним фрон0том следующего импульса этой пачки и одновременно с передним фронтом прямоугольного импульса на следующем (слева направо) выходе этого же распределителя 4.

Таким образом, с поступлением пачки импульсов на каждом слева направо выхо5де распределителя 4 поочередно появляется один импульс с длительностью, равной расстоянию между соседними импульсами пачки, по заднему фронту последнего импульса этой же пачки импульсов распределитель 4

0 устанавливается в исходное положение, при котором на всех его выходах отсутствуют сигналы.

Формирователь 7 по переднему фронту сигнала сброса формирует одиночный импульс, передний фронт которого задержи5вается относительно переднего фронта сигнала на время, большее времени установки в исходное (нулевое) положение таймера 1, а также и на время, большее времени снятия сигнала блокировки с первого управляюще0 г( 0 входа каждого регистра 9 после сброса одноименного с этим регистром 9 триггера 11 по переднему фронту этого же сигнала сброса.

Задний фронт одиночного импульса с выхода формирователя 7 появляется раньше,

5 чем задний фронт соответствующего ему сигнала сброса, на время, большее времени задержки любого регистра 10, т. е. интервала времени между появлением информации на информационном входе регистра 10 и на его выходе плюс время задержки переписывания этой информации на выход соответствующего регистра 9.

По переднему фронту сигнала с выхода формирователя 7, поступающего на третий управляющий вход каждого регистра 9, в

5 каждый регистр 9 записывается параллельный двоичный код первоначальной информации, присутствующей на его втором информационном входе, и параллельный двоичный код первоначальной информации, присутствующей на его первом информационном входе (нулевое значение момента времени с выхода таймера 1),а по заднему фронту этого импульсного сигнала вся информация в каждом регистре 9переписывается на его выход (таким образом, инфор5мация, записанная в любом из регистров 9, всегда присутствует на его выходе). С выхода регистра 9 информация поступает на вход одноименного регистра 10 и через его время задержки появляется на его выходе. После этого по заднему фронту этого же сигнала сброса (по переднему фронту которого формирователь 7 сформировал импульс), запускаются таймер 1 и генератор 2. Таким образом, длительность импульса сигнала сброса выбирается с учетом временных задержек логических элементов, из которых изготовляется устройство, и времени полного выполнения описанных процессов. Генератор 2 импульсов формирует непрерывную периодическую последовательность одинаковых прямоугольных импульсов, скважность и период которых выбираются минимальными с учетом временных задержек элементов, из которых изготовляются распределители 3 и 4. Информация, представленная параллельным двоичным кодом (не в виде кодовых импульсов, а в виде уровней напряжения), поступает на вход 19 регистра 9 и вход формирователя 14 какого-либо из блоков 8 памяти. При изменении любого информационного уровня напряжения -(с нуля на единицу или с единицы на нуль) на входе 19 формирователь 14 формирует одиночный импульс записи, который появляется на его выходе только сразу же после изменения младшего разряда (с нуля на единицу или с единицы на нуль) параллельного двоичного кода текущего времени (также представленного в виде уровней напряжения), поступающего с выхода таймера 1. По переднему фронту импульса записи, поступающего на второй управляющий вход регистра 9 и вход триггера 11, информация, представленная информационным словом, содержащим параллельный двоичный код изменившейся информации и параллельный двоичный код момента времени, когда произошло изменение этой информации, записывается в регистр 9, а по заднему фронту этого же импульса записи переписывается на его выход. При этом по переднему фронту этого же импульса записи перебрасывается триггер 11, формируя сигнал блокировки, запрещающий запись информации в регистр 10 и поступающий через элемент 15 задержки, где задерживается на время записи информационного слова в этот регистр 9, на первый управляющий вход регистра 9, блокируя запись в него очередной информации (для того, чтобы не потерять первоначально изменившуюся информацию). Точность момента времени изменения кода информации определяется младшим разрядом параллельного двоичного кода момента текущего времени, поступающего с выхода таймера 1, и может достигать несколько наносекунд или нескольких десятков наносекунд. При считывании информационного слова выхода регистра 10 с выходов распределителей 4 импульсы поочередно поступают на входы элементов И 13, которые поочередно открываются (сверху вниз), и информа ция поочередно с выходов регистров 10 через соответствующие элементы ИЛИ 5 и затем через элемент ИЛИ 6 поступает на выход 20 устройства. При этом каждое информационное слово на выходе 20 представлено параллельным двоичным кодом, содержит код информации и код времени поступления этой информации в устройство и может сопровождаться соответствующим тактовым импульсом, поступающим с выхода генератора 2 через элемент 17 задержки на выход 21. При считывании импульс с выхода распределителя 4 поступает также через элемент 16 задержки (где задерживается на время, равное длительности этого импульса) и через элемент ИЛИ 12 на вход триггера 11, сбрасывая по своему переднему фронту сигнал блокировки с его выхода, в результате чего в регистр 10 может записаться новая изменившаяся информация с выхода регистра 9 (если таковая имеется), а регистр 9 подготовлен для принятия следующего информационного слова. Таким образом, при изменении информации на каком-либо из входов 19 эта изменившаяся информация вместе с кодом момента текущего времени, когда произошло это изменение информации, записывается в регистр 9 соответствующего блока 8, а периодическое последовательное считывание информационных слов из регистров 10 происходит независимо от записи информации в устройство, что исключает потерю информации внутри устройства.

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее элемент ИЛИ, первую группу элементов ИЛИ, выходы которых подключены к входам элемента ИЛИ, элемент задержки и блок памяти, состоящий из групп регистров слова, группы триггеров, второй группы элементов ИЛИ и первой группы элементов задержки, выходы которых соединены с первыми управляющими входами регистров слова первой группы, группы элементов И, первые входы которых подключены к выходам регистров слова второй группы, и группы формирователей сигналов записи, первые входы которых являются одними из информационных входов устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет фиксации момента времени поступления информации и обеспечения независимой записи информации по каждому из нескольких входов, в устройство введены дополнительные блоки памяти, таймер, генератор импульсов, формирователь одиночного импульса, распределитель пачек импульсов и распределители уровней напряжения, одни из входов которых соединены с выходами распределителя пачек импульсов, первый вход которого и вход элемента задержки подключены к выходу генератора импульсов, другие входы распределителей уровней напряжения, второй вход распределителя пачек импульсов, входы генератора импульсов, формирователя одиночных импульсов и таймера объединены и являются установочным входом устройства, информационным и тактовым входами котороло являются соответственно выход элемента ИЛИ и выход элемента задержки, при этом в каждый блок памяти введена вторая группа элементов задержки, выходы которых соединены с первыми входами элементов ИЛИ второй группы, выходы которых подключены к первым входам триггеров группы, вторые входы которых и вторые управляющие входы регистров слова первой группы соединены с выходами формирователей сигналов записи группы, первые входы которых соединены с первыми информационными входами регистров слова первой группы, выходы кото рых подключены к информационным входам регистров слова второй группы, входы блокировки которых соединены с выходами триггеров группы и входами элементов задержки первой группы, причем входы элементов задержки второй группы и вторые входы элементов И группы подключены к соответствующим выходам распределителей уровней о: напряжения, выходы элементов И группы ;о соединены с соответствующими входами элементов ИЛИ первой группы, вторые информационные входы регистров слова первой группы и вторые входы формирователей СХ) сигналов записи подключены к выходу таймера, третьи управляющие входы регистров слова первой группы и вторые входы элементов ИЛИ второй группы соединены соответственно с выходом и входом формирователя одиночных импульсов, при этом в каждом дополнительном блоке памяти первые входы формирователей сигналов записи являются другими информационными выходами устройства.