Устройство для автоматического контроля блоков Советский патент 1985 года по МПК G06F11/26 

входом элемента И блока управления, второй вход которого соединен с выходом генератора импульсов, выход элемента И блока управления соединен со стробирующим входом узла сравнения, выход третьего элемента ИЛИ узла запуска соединен с входом сброса регистра номера операции и нулевым входом второго триггера, прямой выход которого соединен с вторым входом второго элемента ИЛИ узла запуска, второй вход третьего элемента ИЛИ узла запуска и единичный вход первого триггера объединены и через переключатель пуска соединены с шинами нулевого и единичного потенциалов, единичный вход второго триггера соединен с выходом первого элемента ИЛИ узла запуска, прямой выход первого триггера соединен с входом соответствующего индикаторного элемента первой группы узла запуска и входом чтения узла памяти, третий вход второго элемента ИЛИ узла запуска соединен с выходом признака останова узла памяти, информационные входы регистра маски соединены с выходами признаков кода маски узла памяти, входы сброса регистра прерываний и регистра маски со.единены с выходами сброса узла памяти, вторые входы элементов И второй группы соединены с соответствующими выходами регистра маски.

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ БЛОКОВ, содержащее дешифратор, группу коммутаторов, блок контроля, включающий группу формирователей импульсов и группу регистраторов и блок управления, содержащий узел памяти, узел ввода информации и узел сравнения, причем группа входов признаков номера контролируемого контакта узла памяти соединена с группой входов дешифратора, выходы которого соединены с управляющими входами соответствующих коммутаторов группы, выходы формирователей импульсов группы и выходы контролируемого блока соединены с информационными входами соответствующих коммутаторов группы, выходы признаков тестовой комбинации узла памяти блока управления соединены с входами формирователей импульсов группы, группа выходов признаков режима работы узла памяти блока управления соединена с группой входов режима работы контролируемого блока, информационные входы регистраторов группы и контролируемого блока соединены с первыми информационными выходами соответствующих Коммутаторов группы, управляющие входы регистраторов группы соединены с выходами признаков типа преобразования узла памяти, выходы регистраторов группы соединены с первой группой информационных входов узла сравнения, вход узла ввода информации соединен с информационным входом узла памяти, группа выходов признаков эталонного кода которого соединеиа с второй группой информационных входов узла сравнения, отличающееся тем, что, с целью повышения достоверности контроля устройства, в него введены группа пороговых элементов, группа элементов задержки, две группы элементов И элемент ИЛИ, регистр прерываний и регистр маски, а в блок управления введены генератор импульсов, элемент И и узел запуска, содержащий группу элементов И, три элемента ИЛИ, два триггера, регистр номера операции, две группы индикаторных элементов, переключатель сброса и переключатель пуска, причем вторые информационные входы коммутаторов группы соединены с входами соответствующих пороговых элементов группы, выходы которых соединены непоi средственно с первыми входами и через соответствующие элементы задержки группы (Л с вторыми входами соответствующих элементов И первой группы, выходы которых соединены с информационными входами регистра прерываний, выходы которого соединены с первыми входами элементов И второй группы, выходы которых соединены с входами элемента ИЛИ, выходы элемента ИЛИ и узла сравнения блока управления соединены с входами соответствующих индикаторных элементов первой группы узла запуска и соответствующими входами со вого элемента ИЛИ узла запуска, выход первого элемента ИЛИ узла запуска соеди4 нен с первыми входами элементов И группы 00 узла запуска, вторые входы которых соединены с выходами признаков номера операции узла памяти, выходы элементов И группы узла запуска соединены с информационными входами регистра номера операции, выходы которого соединены с входами индикаторных элементов второй группы, первые входы второго и третьего элементов ИЛИ узла запуска объединены и через переключатель сброса соединены с шиной нулевого потенциала, выход второго элемента ИЛИ узла запуска соединен с нулевым входом первого триггера, прямой выход которого соединен с первым

1

Изобретение относится к контрольноизмерительной и вычислительной технике и может быть использовано при построении систем контроля широкого класса объектов.

Цель изобретения - повышение достоверности контроля устройства.

На фиг. 1 приведена функциональная схема устройства для автоматического контроля блоков; на фиг. 2 - функциональная схема блока управления; на фиг. 3 - функциональная схема блока контроля; на фиг. 4 функциональная схема узла запуска; на фиг. 5 - распределение разрядов ячеек узла памяти.

Устройство содержит блок 1 управления, дешифратор 2, группу 3 одновходовых коммутаторов, элемент ИЛИ 4, блок 5 контроля, группу 6 пороговых элементов, группу 7 элементов задержки, первую 8 и вторую 9 группы элементов И, регистр 10 прерываний и регистр 11 маски. Контролируемый блок 12 имеет управляющий вход 13, информационный вход 14 и информационный выход 15.

Блок 1 управления содержит узел 16 ввода информации, узел 17 памяти, элемент И 18, генератор 19 импульсов, узел 20 сравнения и узел 21 запуска.

Блок 5 контроля содержит группу 22 формирователей импульсов и группу 23 регистраторов.

Узел 21 запуска содержит переключатель 24 сброса, переключатель пуска 25, второй 26, третий 27 и первый 28 элементы ИЛИ, триггеры 29 и 30, группу 31 элементов И, регистр 32 номера операции и группы 33 и 34 индикаторных элементов.

Устройство для автоматического контроля блоков работает следующим образом. В узел 17 памяти с помощью узла 16 ввода информации загружается программа

контроля блока. Затем переключателем 24 сброса устанавливаются в нулевое состояние триггеры 29 и 30 и регистр 32 номера операции. С помощью переключателя 25 пуска устанавливается в единичное состояние первый триггер 29. Сигнал с его выхода поступает на вход чтения узла 17 памяти, устанавливая нулевой адрес выбираемой ячейки и разрешая считывание информации (синхронизирующие сигналы, по которым

осуществляется считывание инфор.мации не показано). Состояние триггера 29 индицируется одним из индикаторных элементов первой группы 33. Устройство контролирует непосредственно состояние выходных цепей контролируемого блока 12. Внутренние цепи

контролируются, если имеют ложную связь с выходными цепями или если в результате наличия ложных связей между внутренними цепями выдается несанкционированный сигнал на внешние цепи.

Работа устройства определяется содержимым узла 17 памяти. Информация в первой ячейке узла 17 памяти содержит признаки, которые устанавливают в исходное состояние регистр 10 прерывания, а регистр 11 маски устанавливается в состояние разрешения прерывания по выходам контролируемого блока 12, на которых не должно быть сигналов. Блок 5 контроля через группу 3 одновходовых коммутаторов с помощью группы 23 регистраторов преобразует сигналы, поступающие с выходов контролируемого

блока 12, в код, соответствующий амплитуде, длительности или фазе сигнала. Код с выхода регистратора группы 23 поступает на узел 20 сравнения, где сравнивается с эталонным, записанным в ячейке памяти узла 17 памяти. При несравнении сигнал с выхода узла 20

сравнения через элемент ИЛИ 28 узла 21 запуска записывает код номера операции с соответствующих разрядов узла 17 памяти на регистр 32 номера операции и устанавливает в единичное состояние второй триггер 30, сигнал, с единичного выхода которого устанавливает в нулевое состояние триггер 29. останавливая работу устройства, состояние узла 20 сравнения индицируется соответствующим индикатором первой группы 33, состояние регистра 32 номера операции на которой произощло иесравнение, индицируется второй группой 34 индикаторных элементов. При наличии ложных внутренних связей в контролируемом блоке 12, приводящих к появлению сигнала на выходах, где эти сигналы должны отсутствовать. Появление сигналов на выходах блока 12, не участвующих в данной проверке, фиксируется с помощью группы 6 пороговых элементов. Сигналы с выходов контролируемого блока 12, не участвующих в проверке блока, поступают на входы соответствующих пороговых элементов группы б через вторые выходы тех одновходовых коммутаторов группы 3, на управляющих входах которых присутствуют нулевые сигналы. Группа 7 элементов задержки введена для того, чтобы исключить ложные сигналы неисправности, возникающие из-за наличия емкостных связей между внутренними цепями. Сигнал с выхода порогового элемента группы 6 поступает на информационный вход соответствующего разряда регистра 10 прерываний через соответствующий элемент И группы 8. Сигнал с выхода регистра 10 прерываний при наличии разрешающего сигнала на выходе соответствующего разряда регистра 11 маски через соответствующий элемент И второй группы 9 и элемент ИЛИ 4 поступает на соответствующий вход первого элемента ИЛИ 28 узла 21 запуска. По этому сигналу также происходит останов устройства. Состояние элемента ИЛИ 4 индицируется соответствующим индикаторным элементом первой группы 33.

на 13 на 2

на 5

Усепанобление )f- го tfodcr Mcrc/fu

J - ыи рабочий такт

OfTfZQ Ofn

Фиг.

CSpoc Zc.. на 2О на 10 на }1 на 12 на наЗГ