Цифровое устройство фазовой синхронизации Советский патент 1985 года по МПК H04L7/02 

11 Изобретение относится к радиотехнике, и может быть использовано для фазовой синхронизации в приемниках дискретной информации. Цель изобретения - повышение точ ности синхронизации путем устранения фазовых девиаций опорного генератора в выходном сигнале. На чертеже представлена струкг турная электрическая схема цифровог устройства фазовой синхронизации. Цифровое устройство фазовой синх ронизации содержит цифровой фазовый детектор 1, усредняющий блок 2, делитель 3 частоты, первый сумматор 4 блок 5 добавления-вычитания импульсов, второй сумматор-6, формирователь 7 импульсов, регистр 8, опорны генератор 9, первьй коммутатор 10, второй коммутатор 11, сумматор 12 по модулю два. Цифровое устройство фазовой синх ронизации работает следующим образом. На вход цифрового фазового детек тора 1 поступает входной сигнал с в хода делителя 3, В усредняющем -блоке- 2 происходит усреднение значений кода фазового рассогласования, Первьй и второй сумматоры 4 и 6, регистр 8, блок 5, делитель 3 частоты выполняют функции цифрового перестраиваемого генератора. Изменение кода на выходе усредняющего блока 2 вызывает приращение Д частоты на выходе устройства. Ко на выходе усредняющего блока 2 будет меняться до тех пор, пока выход ной сигнал не подстроится под входной, Расмотрим работу цифрового перестраиваемого генератора. На первые входы первого сумматора 4 поступает код И, определяющий частоту выходного сигнала, А знаковый разряд зтого кода подается на второй вход сумматора 12, на управляющий вход первого коммутатора 10 и на второй вход блока 5, На первый вход сумматора 12 поступает знаковьй- разряд регистра 8, Сумматор 12 производит сравнение знака кода U со знаком числа у(п), хранящегося в регистре 8 в момент времени t пТ, где t 0, 1, 2, 3, ,,,-, Т - j f T- - частота импульсов, поступающих на тактовый вход регист ра 8, 92 Если знаки чисел U и у(п) совпадают j signU Sign y(n)l , то на первьй сумматор 4 подается код постоянной величины С, знак которой противоположен знаку кода U, Если знаки чисели и у(п)различны, то на входы второго слагаемого первого сумматора 4 с выхода второго коммутатора 11 снимается нулевой код. Результат, полученньй в первом сумматоре 4, складывается во втором сумматоре 6 с содержимым у(п) регистра 8, В моменты црихода тактовых импульсов сумма, вычисленная во втором сумматоре 6, переписьгоается в регистр 8, Тактовые импульсы формируются в делителе 3 частоты делением частоты опорного генератора 9 в К раз (f --°, где К 1,2,3,,,), Значение кода, записываемого в регистре 8 в момент времени t (п+1)Т (h-n) U + V(ft)-Cs(n),UJ, (1) где S(Z,U) 5itnU s -n2 О, Uitsi nZ i-f, ,o и , где y(n) - значение кода, записываемого в регистр 8 в момент времени -Т ; С .-код постояннойвеличины,. По знаку у(п+1) производят коррекцию Ч (п)тфазы регистрирующих импульсов сдвигом на величину V(n) ,(JJ . Для приращения фазы лЧд(п) выходного сигнала S(t) в момент времени t ПТ можем записать /sW-V,(n),U, где лЧд(п)-Ц5ЬП)-У(). Суммируя левую и правую части уравнений (1) и (2) в пределах от К до K-fP-1 и подставляя значение суммы от (n), и из уравнения (1) в (2), получаем ДК. /„ Выражая приращения фазы выходного сигнала .за время t РТ через приращение частоты 45(К+Р)-Чз(К) , (3)

получаем Д / j: ,

rip uf Jfo.

5m«x 2J7T

Частота выходного сигнала на выходе делителя 3 частоты ляется выражением

ч .и

г J.

U) о О 2Т(С

Таким образом, частота сигнала на выходе устройства связана с кодом и линейной зависимостью (4 ).

ЦИФРОВОЕ УСТРОЙСТВО ФАЗОВОЙ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные цифровой фазовьй детектор, усредняющий блок и первый сумматор, последовательно соединенные опорный генератор, формирователь импульсов, блок добавления-вычитания импульсов, делитель частоты, регистр и второй сумматор, при этом выходы первого сумматора соединены с вторыми входами второго сумматора, выход делителя частоты соединен с входом цифрового фазового детектора и является выходом устройства, входом устройства является второй вход цифрового фазового детектора, отличающеес я тем, что, с целью повьшения точности синхронизации путе устранения фазовых девиаций опорного генератора в выходном сигнале в него введены сумматор по модулю два и два коммутатора, при этом выход знакового разряда регистра соединен с первым входом сумматора по модулю два, второй вход которого соединен с управляющим входом первого коммутатора, вторым входом блока добавлениявычитания импульсов и выходом знакового разряда усредняющего блока, i выход сумматора по модулю два соединен с управляющим входом второго коммутатора и третьим входом блока добавления-вычитания импульсов, выходы первого коммутатора соединены с первыми входами второго коммутатора, выходы которого соединены с вторыми входами первого сумматора, первые входы первого коммутатора являются 00 входами прямого кода постоянного числа, а его вторые входы являются входами дополнительного кода посел тоянного числа, вторые входы второ;о го коммутатора являются входами нулевого кода.