Устройство фазовой автоподстройки частоты Советский патент 1987 года по МПК H03L7/00 

Ш

15

20

Изобретение относится к области адиотехники и может использоваться системах передачи цифровой инфорации.

Целью изобретения является расшиение полосы удержания.

На чертеже представлена структурая электрическая схема устройства азовой автоподстройки частоты.

Устройство фазовой автоподстройки астоты содержит цифровой фазовый етектор 1, инвертор 2, усреднитель , делитель 4 частоты, D-триггер 5, блок добавления вычитания 6 импуль- сов.цифровой сумматор 7, источник 8 опорных импульсов, цифровой регистр 9, первый элемент И 10, дополнительный делитель 11 частоты, второй элемент И 12 и элемент ИЛИ 13.

Устройство работает следующим образом.

Входной синусоидальный сигнал поступает на вход цифрового фазового детектора 1, представляющего собой, 25 например, последовательно соединенные перемножитель, фильтр нижних частот, аналого-цифровой преобразователь. На второй вход цифрового фазового детектора 1 поступает сигнал с выхода делителя 4 частоты.

Код с выхода аналого-цифрового преобразователя, входящего в состав цифрового фазового детектора 1, поступает на усреднитель 3, который предназначен для уменьшения действия помех на точность подстройки фазы, а также для получения требуемых динамических характеристик. При отсутствии фазового рассогласования с выхода цифрового фазового детектора 1 на вход усреднителя 3 поступает нулевой код.

Выходной код усреднителя 3 управляет частотой цифрового генератора, состоящего из цифрового сумматора 7, цифрового регистра 9, блока добавления-вычитания 6, инвертора 2, D- триггера 5, элементов И 10,12 и элемента ИЛИ 13.

Выходной код усреднителя 3 складывается в цифровом сумматоре 7 с содержимым цифрового регистра 9. Выходной код цифрового сумматора 7 с приходом тактового импульса, поступающего с выхода дополнительного делителя 11 частоты на тактовый вход цифрового регистра 9, переписывается в него. Если код с усреднителя 3 ра30

35

40

45

50

55

5

вен 0...0, то с цифрового сумматора 7 в цифровой регистр 9 будет переписываться постоянный код, а сигнал переноса в цифровом сумматоре 7 формироваться не будет. Если с выхода усреднителя 3 поступает код, отличный от О, то. с приходом тактового импульса, к содержимому цифрового регистра 9 будет добавляться (вычитаться) этот код. Когда содержимое цифрового регистра 9 достигнет максимального по модулю значения, равоШ.,

ного 2 , то на выходе переноса цифрового сумматора 7 сформируется сигнал переноса, а в цифровой регистр 9 с приходом следующего тактового импульса перепищется остаток

,

п + 1 X п + и - 2

где k - разрядность цифрового Сумматора 7 и цифрового регистра 9;

и - код на выходе усреднителя 3. Таким образом, код цифрового регистра 9 для произвольного момента времени определяется уравнением

X n+l X п + и-2 S (,,и), где S (Z,U) r-gnU, IZ.UI.)

35

sign и

40

45

50

Выходные импульсы переноса цифрового сумматора 7 переписываются в D-триггер 5, разрешающий в зависимости от знака выходного кода усреднителя 3 прохождение тактовых им- ггульсов на блок добавления-вычитания 6.

В момент появления единицы на входе элемента ШШ 13 блок добавления-вычитания 6 изменит на единицу количество импульсов на входе делителя частоты 4,

При добавлении-вычитании одного импульса фаза выходного сигн.ала на выходе делителя 4 частоты скачком

- 4 -II - D

55

изменится на величину (j(

где D - коэффициент деления делителя 4 частоты.

Направление изменения фазы определяется знаком кода на выходе усреднителя 3.

При приращении фазы на выходе делителя 4 частоты можно записать

СС п + 1 - q п

(, U).(2)

Код в цифровом регистре 9 повто- , ряется через время, не превышающее

где Т

период тактовых

импульсов на выходе делителя частоты.

Поэтому является периодической функцией.

Обозначим через р период функции :

X п + р„ S X п .

Суммируя левую и правую часть уравнений (1) и (2) в пределах от п k до п k + р - 1 и подставляя значение суммы от S (, U) на уравнения (1) в уравнение (2), получим выражение для приращения фазы выходного сигнала за время и t

Cf k + р - Ц) k

2

Приращение фазы связано с приращением частоты зависимостью

t

bCfCt) f 0(S) dS C0(,(t - t

Z-iTfut, ,(4)

где Ы(S) const.

Приравнивая выражения для правых частей к уравнениям (3), (4), получим выражение для частоты f на выходе делителя 4 частоты

где

С

fo

--- - частота тактовых s

.k .

Т

импульсов на выходе

дополнительного делителя 11 частоты. Таким образом, частота выходного сигнала связана линейной зависимость с кодом усреднителя 3, т.е. выходным кодом цифрового фазового детектора 1 Изменение кода на выходе цифровоВШИПИ

Заказ 7823/58 Тираж 922

Произв.-нолигр. пр-тие, г. Ужгород, ул. Проектная, 4

,

)

fO

15

20

25

30

35

40

45

ю го фазового детектора 1 меняет частоту на выходе делителя 4 и подстраивает фазу выходного сигнала под входной сигнал.

Таким образом, введение D-тригге- ра 5, элементов И и ИЛИ, дополнительного делителя 11 частоты позволяет за счет повышения тактовой частоты цифрового регистра 9 расширить полосу удержания устройства, равную

Af - uf - .

Формула изобретения

Устройство фазовой автоподстройки частоты, содержащее последовательно соединенные источник опорных импульсов, блок добавления-вычитания импульсов, делитель частоты, выход которого является выходом устройства, а дополнительный выход соединен с входом добавления-вычитания блока добавления-вычитания, цифровой фазо- вьй детектор, второй вход которого является входом устройства, усреднитель, цифровой сумматор и цифровой регистр, выходы которого соединены с вторыми входами цифрового сумматора, а также инвертор, о т л и ч а ю- щ е е с я тем, что, с целью расширения полосы удержания, между выходом переноса цифрового сумматора и входом управления блока добавления- вычитания включены последовательно соединенные D-триггер, первый элемент И, первый вход которого соединен с выходом инвертора, и элемент ИЛИ, между инвертирующим вьрсодом D-триггера и вторым входом элемента ИЛИ включен второй элемент И,между выходом источника опорных импульсов и вторыми входаьш первого и второго элементов И включен дополнительный делитель частоты, выход которого подключен также к входу синхронизации и тактовому входу D-триггера, при этом выход знака усреднителя соединен с входом инвертора, входом знака блока добавления-вычи- тания и третьим входом второго элемента И.

Подписное

Изобретение относится к радиотехнике и обеспечивает расширение полосы удержания, Цифровой фазовый детектор 1 определяет фазовое рассогласование между входным синусоидальным сигналом и сигналом с делителя частоты (ДЧ) 4. Цифровой код, соотв. фазовому рассогласованию, проходит через усреднитель 3 и управляет частотой цифрового генератора, состоящего из цифрового сумматора (ЦС) 7, цифрового регистра (ЦР) 9, блока 6 добавления-вычитания импульсов, инвертора 2, D-триггера 5, элементов И 10, 12, ИЛИ 13. С приходом на ЦР 9 тактового импульса, прошедшего с источника 8 опорных импульсов через ДЧ 11, в него записывается цифровой код с ЦС 7. При переполнении ЦР 9 на выходе ДС 7 формируется сигнал переноса, поступающий на D-триг- гер 5, а в ЦР 9 заносится остаток. D-триггер 5 разрешает прохождение тактовых импульсов на блок 6. При поступлении 1 с выхода элемента ИЛИ 13 блок 6 изменяет свое состоя- с ние на 1. При этом фаза выходного сигнала на выходе ДЧ 4 скачком изменяется на величину qi t (D - коэф. деления ДЧ 4). Направление изменения фазы определяется знаком кода на выходе усреднителя 3. Введение D-триггера 5, элементов И 10,12, ИЛИ 13 и ДЧ 11 позволяет за счет по- вьш1ения тактовой частоты ЦР 9 расширить полосу удержания устр-ва.1 ил. (§ (Л ю эо эо