Устройство фазовой синхронизации Советский патент 1986 года по МПК H04L7/02 

1

Изобретение относится к радиотехнике и может быть использовано для фазовой синхронизации в приемниках дискретной информации.

Целью изобретения является расширение полосы захвата фазовой синхронизации.

На чертеже приведена структурная электрическая схема устройства фазовой синхронизации.

Устройство фазовой синхронизации содержит цифровой фазовый детектор 1, цифровой фильтр 2 нижних частот, первый и второй сумматоры 3 и 4, регистр 5 сдвига, дополнительньй регистр 6 сдвига, опорный генератор 7, формирователь 8 импульсов, блок 9 добавления-вычитания импульсов, делитель 10 частоты, первый и второ дополнительные делите.гш 11 и 12 частоты, распределитель 13 импульсов, первый 14, второй 15, третий 16 и четвертый 17 элементы И, первый 18, второй 19, третий 20 и четвертый 21 элементы И-НЕ, первый 22 и вто- .рой 23 элементы ИЛИ, а цифровой фазовый детектор содержит перемножитель 24 и аналого-цифровой преобра- зовагель (АЦП) 25.

Устройство фазовой синхронизации работает следующим образом.

На сигнальный вход цифрового фазового детектора 1 поступает входной сигнал, на второй вход - сигнал с выхода делителя 10 частоты. Цифровой фазовый детектор 1 может быть выполнен в виде последовательно соединенных перемножителя 24 и АЦП 25, Сигнал рассогласования, снимаемый с выхода перемножителя 24, через элемент времени l/f, преобразуется в АЦП 25 в код. Частота дискретизации fj выбирается из условия fа 2F, где Гц - расстройка по частоте ,

Код фазового рассогласования поступает на цифровой фильтр 2 нижних частот и второй сумматор 4. Цифровой фильтр 2 нижних частот выполняет функцию цифрового интегрирующего устройства, а пропорциональная ветвь образуется соединением выходных разрядов АЦП 25 с вторы сумматором 4, Код АЦП 25 и код цифрового фильтра 2 нижних частот управляют частотой выходного сигнала, снимаемого с делителя 10 частоты, При поступлении на тактовьй вход

10

562262

регистра 5 сдвига или дополнительного регистра 6 сдвига импульсов в моменты времени t, пТ( ; t пТ, где Т( - период тактовых импульсов

5 регистра 5 сдвига, Tj - период тактовых импульсов дополнительного регистра 6 сдвига, к содержимому дополнительного регистра 6 сдвига добавляется двоичный код цифрового фипьтра 2 нижних частот, а к содержимому регистра 5 сдвига - двоич- ньш код АЦП 25. Появление на выходах переноса первого 3 и второго 4 сумматоров сигналов переноса, если

5 код прямой, или займа, если код дополнительньй, разрешает коррекцию фазы выходного сигнала.

При прямом коде с цифрового фильтра 2 нижних частот на входе третье20 го элемента И 16 присутствует 1, При появлении сигнала переноса на. выходе -р первого сумматора 3 разрешается прохождение тактового импульса с выхода второго дополнитель25 ного делителя 12 частоты через

третий элемент И 16 на второй вход первого элемента ИЛИ 22, на первом входе которого присутствует О (так как fti и fr сдвинуты один отно30 сительно другого), Выходные импульсы первого элемента ИЛИ 22 поступают на вход блока 9 добавления- вычитания импульсов и скачком изменяют фазу выходного сигнала

« 2 35на.

При дополнительном коде с цифрового фильтра 2 нижних частот на входе третьего элемента И 16 присут

ствует О , а на его выходе - тоже О. На третьем входе четвертого элемента И 17 присутствует 1, При появлении займа (О) на выходе Р первого Сумматора 3 разрешается про- хождение тактового импульса с вто- рога дополнительного делителя 12 частоты через четвертьй элемент И 17 на вход второго элемента ИЛИ 23, на другом входе которого присутствует О. Выходные импульсы второго элемента ИЛИ 23 поступают на вход управления блока 9 дoбaвJJeния-вычитaния импульсов и скачком изменяют фазу

2t

выходного сигнала на

D

Второе плечо, включающее второй сумматор 4, регистр 5 сдвига, первый 14 и второй 15 элементы И и пер3

вый 18 и второй 19 элементы И-НЕ, работает аналогично.

Сдвиг фазы выходного сигнала происходит за счет изменения количества импульсов на выходе делителя 10 частоты блоком 9 добавления-вычитания импульсов. Добавление или стирание одного импульса скачком изменяет фазу выходного сигнала на ве- 21

личину t

D

где D - коэффициент

деления частоты делителя 10,

С выходов первого 11 и второго 12 делителей частоты поступают короткие тактовые импульсы частотой

и f на вход регистра 5 сдвига и дополнительного регистра 6 сдвига соответственно. Дополнительные делители 11 и 12 частоты подключаются к разным выходам распределителя 13 импульсов так, что тактовые импульсы с частотой f, и не совпадаю по времени.

Крутизна характеристики для , снимаемого с АЦП 25, задается выбором тактовой.частоты f.

S,

JiL D

Крутизна характеристики для сигнала, снимаемого с выхода цифрово- го фильтра 2 нижних частот, задается выбором тактовой частоты

ч - /71 2 - D

Задаваясь крутизной характеристики управления S, и 82 можно получать требуемую шумовую полосу устройства.

Формула изобретения

Устройство фазовой синхронизации содержащее цифровой фазовый детектор, выходы которого через цифровой фильтр нижних частот подключены к первым входам первого сумматора, опорньй генератор, выход которого через последовательно соединенные формирователь импульсов, блок добавления-вычитания импульсов .и делитель частоты подключен к одному из входов цифрового фазового детектора, который является выходом устройства, сигнальным входом которого является другой вход цифрового фа-, зового детектора, а также второй

562264

сумматор, выходы которого через регистр сдвига подключены к одним из входов второго сумматора, о т- личающееся тем, что, с 5 целью расширения полосы захвата фазовой синхро1 изации, в него введены дополнительный регистр сдвига, элементы И-НЕ, элементы И, элементы ИЛИ, дополнительные делители час10

тоты и распределитель импульсов.

при этом выходы цифрового фазового детектора подключены к другим входам второго сумматора, выход переноса которого подключен к первому

входу первого элемента И непосредственно и к первому входу второго - элемента И через первьй элемент И-НЕ, выход знакового разряда цифрового фазового детектора подключен через

второй элемент И-НЕ к второму входу первого элемента И и непосредственно к второму входу второго элемента И, третий вход которого объединен с третьим входом первого элемента И и с тактовым входом регистра сдвига и подключен к выходу первого дополнительного делителя частоты, выходы первого и второго элементов И соответственно через первьй и второй элементы ИЛИ подключены к соответствующим входам блока добавления-вычитания импульсов, выходы первого сумматора через дополнительный регистр сдвига подключены к вторым входам первого сумматора, выход переноса которого подключен к первым входам третьего элемента И непосредственно и к первому входу четвертого элемента И

через третий элемент И-НЕ, выход знакового разряда цифрового фильтра нижних частот подключен через четвертый элемент И-НЕ к второму входу третьего элемента И и непосредственно к второму входу четвертого элемента И, третий вход которого объединен с третьим входом третьего элемента И и с тактовым входом дополнительного регистра сдвига и подключен к выходу второго дополнительного делителя частоты, выходы третьего и четвертого элементов И одключены соответственно к вторым ходам первого и второго элеменов ИЛИ, а выход формирователя имульсов подключен к входам первого второго дополнительных делителей астоты.

Изобретение относится к радиотехнике. Расширяется полоса захвата фазовой синхронизации. Устройство содержит цифровой фазовый детектор 1, состоящий из перемножителя 24 и АЦП 25, цифровой фильтр 2 нижних частот, два сумматора 3 и 4, регистр сдвига (PC) 5, опорный генератор 7, формирователь 8 импульсов, блок 9 добавления-вычитания импульсов и делитель 10 частоты (ДЧ). Для достижения цели в устройство введены PC 6, два ДЧ 11 и 12, распределитель 13 импульсов, четыре элемента И 14- 17, четыре элемента И-НЕ 18-21 и два элемента ИЛИ 22 и 23. При этом сдвиг фазы выходного сигнала происходит за счет изменения количества импульсов на выходе ДЧ tO блоком 9 добавления-вычитания импульсов. Добавление или стирание одного импульса скачком изменяет фазу выходного сигнала на величину i2 ir/D, где D - коэффициент деления частоты ДЧ 10. 1 ил. S (Л