Устройство для контроля параметров ферритовых сердечников запоминающей матрицы Советский патент 1985 года по МПК G11C29/00 

2. Устройство по п. 1, отличающееся тем, что блок выбора обмоток считывания содержит первый и второй коммутаторы, элемент И, триггер и элемент задержки, причем информационный вход первого комму татора является первым входом блока, первый выход - первым выходом блока, а управляющий вход соединен с выходом элемента И и является четвертым выходом блока, вход элемента И является вторым входом блока, а входы группы элемента И - входами группы блока, информационный вход второго коммутатора соединен с вторым выходом первого коммутатора и входом элемента задержки, выход которого соединен с установочным входом триггера, вход сброса которого соединен с первым выходом первого коммутатора, а выход - с управляющим входом коммутатора, первый и второй выходы которого являются соответственно вторым и третьим выходами блока.

3. Устройство по п. 1, отличающееся тем, что блок считывания содержит счетчик, дешифратор, коммутатор, усилитель-преобразователь, синхронизирующий вход и выход которого являются соответственно первыми входом и выходом блока, и входной регистр, выходы которого соединены с информационными входами счетчика, выходы которого соединены с входами дещифратора, а счетный вход и вход сброса являются соответственно вторым и третьим входами блока, выходы группы дещифратора соединены с управляющими входами коммутатора, а первый выход является вторым выходом блока, вход усилителя-преобразователя соединен с выходом коммутатора, управляющие входы которого являются входами группы блока.

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВ ФЕРРИТОВЫХ СЕРДЕЧНИКОВ ЗАПОМИНАЮЩЕЙ МАТРИЦЫ, содержащее блок формирования токов выборки, блок анализа ошибок, блок выходных регистров, блок считывания и блок синхронизации, первый выход которого соединен с первыми входами блока формирования токов выборки, блока анализа ошибок, блока выходных регистров и блока считывания, первый выход которого соединен с вторым входом блока анализа ошибок, первый выход которого соединен с входом блока синхронизации, а второй выход - с вторым входом блока выходных регистров, выходы группы которого являются выходами первой группы устройства, выходы первой и второй групп блока формирования токов выборки являются соответственно выходами второй и третьей групп устройства, входы группы блока считывания являются входами устройства, отличающееся тем, что, с целью расширения области применения устройства за счет возможности контроля матриц с различным числом обмоток считывания, в него введен блок выбора обмоток считывания, первый вход которого соединен с вторым выходом блока синхронизации, второй вход - с вторым выходом блока считывания, а входы группы - с выходами группы блока выходных регистров, первый s выход блока выбора обмоток считывания ® соединен с вторым входом блока формиро(Л вания токов выборки, второй и третий выходы - с вторым и третьим входами блока считывания соответственно, а четвертый выход - с третьим входом блока выходных регистров. ю со 4 а

1

Изобретение относится к области вычислительной техники и может быть использовано при проектировании устройств для контроля запоминающих матриц в процессе их производства.

Целью изобретения является расширение области применения устройства за счет возможности контроля матриц с различным числом обмоток считывания.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 - функциональная схема блока считывания; на фиг. 3 -функциональная схема блока выбора обмоток считывания.

Устройство содержит блок 1 формирования токов выборки, блок 2 анализа ошибок, блок 3 выходных регистров, блок считывания 4, блок 5 синхронизации и блок 6 выбора обмоток считывания.

Блок 4 считывания (фиг. 2) содержит счетчик 7, емкость которого равна числу обмоток считывания проверяемых матриц, дешифратор 8, коммутатор 9, усилительпреобразователь 10 и входной тумблерный регистр 11.

Блок 6 выбора обмоток считывания (фиг. 3) содержит первый коммутатор 12, информационный вход которого является первым входом блока 6, первый и второй выходы соединены соответственно с первым и пятым выходами блока 6, а управляющий вход - с четвертым выходом блока 6 и выходом элемента И 13, второй коммутатор 14, элемент 15 задержки и триггер 16.

Блок 1 формирования токов выборки содержит счетчики адресов по двум координатам, адресные дешифраторы, формирователи и коммутаторы координатных токов испытательной программы для подачи на выбранные координатные провода проверяемой матрицы по группам выходом 17 и 18.

Блок 3 выходных регистров содержит регистры годности, брака и конца проверки по числу проверяемых параметров, и предназначен для приема из блока 2 и выдачи на группу выходов 19 результатов контроля, а также выдачи в блок 5 синхронизации сигналов окончания проверки сердечника раздельно по каждому проверяемому параметру. Обмотки считывания проверяемых матриц подключаются к входу 20 блока 4 считывания.

Блок 5 синхронизации устройства имеет в своем составе задающий генератор тактовой частоты, схему пуска-останова, временной датчик испытательной программы, схему прерывания программы контроля на время переключения герконных коммутаторов и схему формирования управляющих синхроимпульсов. Блок предназначен для организации программы контроля и согласования работы всех узлов устройства.

Устройство осуществляет контроль сердечников матрицы по параметрам: единице (1), единице разрушенной (р), нулю разрушенному(Ор) и по коэффициенту разрушения единицы (К), представляющему собой отношение амплитуды сигнала (1р) к амплитуде сигнала (1).

Устройство работает следующим образом. Перед началом контроля с помощью органов панели управления задается режим проверки, устанавливаются требования к параметрам сердечников, ставятся в исходное состояние все регистры и триггерные схемы устройства, задается количество обмоток считывания, имеющихся в проверяемой матрице набором на входном тумблерном регистре 11. В исходном состоянии к генераторам токов испытательной программы блока 1 подключены координатные провода первого сердечника матрицы. Исходным же состоянием счетчика 7 по сигналу дещифратора 8 коммутатор 9 блока 5 считывания подключает к входу усилителя-преобразователя 10 первую обмотку считывания матрицы.

Элемент И 13 блока 6, на первую группу входов которого подаются прямые сигналы брака по (1) и (1р) и инверсный по (Ор), поскольку отсутствует комбинация компонентов «брак 1, брак р, годн, Ор от блока 3 выходных регистров, соответствующая наличию брака вида «скол сердечника, своим выходным сигналом поддерживает коммутатор 12 в состоянии, разрещающем прохождение сигнала прибавления единицы к адресу от блока 4 синхронизации к блоку 1 выборки.

После запуска программы контроля начинается последовательный контроль сердечников матрицы в порядке возрастания их адресов путем измерения амплитуды считанного сигнала и сравнения ее с пороговыми значениями в блоке 2 анализа ощибок. Циклы измерения и сравнения повторяются несколько раз, и по их результатам в блоке 2 принимается окончательное решение о годности сердечника.

В случае выявления несоответствия сердечника требованиям по каким-либо из проверяемых параметров в соответствующие разряды регистра брака блока 3 выходных регистров принимаются сигналы брака (отсутствие годности). Так продолжается до тех пор, пока выбираемые сердечники находятся на одной обмотке считывания, подключенной в данное время к входу усилителяпреобразователя 10 блока 4 считывания. Как только будет выбран адрес, по которому сердечник прошит другой обмоткой считывания, на выходе блока выходных регистров появится сигнал брака по компонентам (1) и (L) при наличии годности по (Ор), что соответствует в данном случае потере обмотки считывания.

Сигнал с таким составом компонентов, поступив на входы элемента И 13 блока 6, изменит сигнал на его вь1ходе, так как на четвертом входе этого же элемента поддерживается разрешающий уровень с выхода дешифратора 8 блока 4 считывания, свидетельствующий об отсутствии выхода за преде лы назначенного числа обмоток считывания (ненулевое состояние счетчика 7). Изменившимся сигналом с выхода элемента И 13 коммутатор 12 блока 6 будет переведен в состояние, разрешающее прохождение сигнала прибавления единицы к адресу от блока 5 синхронизации на вход коммутатора 14, запретив при этом прохождение его на вход блока выборки. Триггер 16, находясь в исходном состоянии, своим выходным сигналом пропустит первый поступивший на вход коммутатора 14 импульс на стробирующий вход счетчика 7 блока 4 считывания, возвратив счетчик 7 в состояние, соответствующее начальной обмотке считывания. Затем, переключивщись тем же сигналом, задержанным на элементе 15 задержки, в противоположное состояние, триггер 16 переключит коммутатор 14 в состояние, пропускающее сигналы на вычитающий вход счетчика 7 блока 4 считывания. В результате этого перебор адресов блоком 1 прервется, и начнется цикл поиска обмотки считывания, в процессе которого программа контроля продолжается на одном и том же сердечнике при поочередном подключении на вход усилителя-преобразователя 10 обмоток считывания, начиная с первой. При этом счетчик 7 блока 4 считывания работает на вычитание, начиная с комбинации, набранной на входном регистре 11 и соответствующей количеству обмоток считывания проверяемой матрице

Цикл поиска заканчивается выходом на обмотку считывания, которой прощит очередной сердечник. Когда на входе усилителяпреобразователя 10 блока 4 считывания окажется эта обмотка, сигнал брака вышеуказанного вида на выходе блока, 3 выходных регистров исчезнет или изменит состав компонентов, что приведет к возврату в исходное состояние коммутатора 12 изменившимся выходным сигналом элемента И 13 В результате возобновится счет адресов в блоке 1, а поступление сигналов счета на вход вычитания счетчика 7 блока 4 считывания прекратится, и к входу усилителяпреобразователя 10 блока 4 считывания останется подключенной найденная в процессе поиска обмотка считывания. Таким же образом поиск обмотки считывания будет осуществляться при каждом выходе на адрес, требующий смены обмотки считывания.

Возможен случай, когда сигнальная для входа в цикл поиска комбинация компонентов брака возникает на собственной для данного адреса обмотке считывания. Обычно это вызывается сколом сердечника. В таком случае также происходит вход в цикл поиска, во время которого перебираются все обмотки считывания матрицы, а цикл поиска прерывается выходом на нулевую комбинацию счетчика 7, когда от дешифратора 8 на вход элемента И 13 блока 6 подается сигнал выхода за пределы заданного количестна обмоток считывания. Появление этого сигнала возвращает элементы блока 6 в исходное состояние, в результате чего обнуляются выходные регистры блока 3 и возобновляется основная программа контроля, начиная со следующего адреса. При этом основная программа начнется с предварительного поиска обмотки считывания, утерянной в результате входа в цикл поиска по сколотому сердечнику, после чего продолжится обычным порядком, как описано выше. Такие случаи входа в цикл поиска по сколу сердечника относительно редки ввиду незначительного количества сколов по сравнению с общим количеством сердечников в матрице.

Таким образом, для любого сердечника матрицы путем автоматического поиска всегда будет подобрана соответствующая ему обмотка считывания независимо от схемы ее прошивки в матрице и геометрии ее расположения.