Преобразователь кода из системы остаточных классов в позиционный код Советский патент 1985 года по МПК H03M7/00 

1 . Изобретение относится к облас ти вычислительной техники и может быт использовано для сопряжения вычисли тельных устройств, функционирующих в-позиционной системе счисления и системе остаточных классов. Целью изобретения является сокра щение количества оборудования. На чертеже представлена схема п образователя кода из системы остаточных классов в позиционньй код. Преобразователь кода из системы остаточных классов в позиционный ко содержит модульные счетчики 1-3, генератор 4 тактовых импульсов, эл менты И 5-8, триггеры 9-11, элемен ИЛИ 12, блок 13 элементов И, блок элементов запрета, сумматор 15, вхо 16 начальной установки преобразователя, входы 17 и 18 первой и второй констант преобразователя, выход 19 преобразователя. Преобразователь работает следующим образом. Для работы преобразователя необходимо модульные счетчики 1-3 распо ложить, так, чтобы выполнялись следующие условия га, т, га,т 5 . /m,:/mod,. где m . - наибольший модуль. Модульные счетчики 1-3 являются вычитающими. Сумматор 15 является накапливающим позиционным. Перед началом процесса преобразо вания в модульные счетчики 1-3 заносятся остатки преобразуемого числа а, а а, по соответствующим модулям Pij, m,j, nij, образующим основание СОК. Одновременно число а, заносится в сумматор 15. После Э.ТОГО сигнал Начальная установка по входу 16 устанавливает в единичное состояние триггеры 9-П, в результате чего открьшается элемент И 5, закрываются блок 13 элементов И и блок 14 алиментов запрета, навходы 17 и 18 подаются соответствен но константы m и . С генератора 4 тактовых импульсов через элемент И 5 непосредствен 02 но на вычитающие входы счетчиков 1 и 2 и через элемент И 6 - на вычитающий вход модульного счетчика 3 начинают поступать импульсы, под воз- действием которых модульные счетчики 1-3 меняют свои состояния. Модульный счетчик 1 переходит в нулевое состояние, на его выходе обнуления формируется сигнал, который опрашивает элемент И 3. В случае неравен.ства нулю содержимого модульных счетчиков 2 и 3 триггер 9 остается в единичном состоянии и процесс преобразо- вания продолжается. Сигнал на выходе обнуления счетчика 1 обнуляет триггер 11, в результате .чего меняется коэффициент пересчета модульного счет- чика 1 с величины т на величину /m,/mod и снимается запрет с блока 13 элементов И, через .который константа m j с выхода 17 поступает для суммирования на сумматор 15. При ненулевом значении содержимого счетчика 1 отсутствие сигнала с его выхода обнуления запрещает через элемент ИЛИ 12 прохождение тактовьпс импульсов через элемент И 6. При одновременном обнулении модульньпс счетчиков I и 2 на выходе элемента И В формируется сигнал, который обнуляет триггер 10, сигнал с нулевого выхода триггера 10 устанавливает коэффициент пересчета второго модульного счетчика равным Одновременно этот сигнал опращивает элемент И 7 и разрешает элемент ИЛИ 12независимо от состояния модульного счетчика 1, а сигнал с единичного выхода триггера 10 закрьшает блок 13элементов И и открьшает блок 14 элементов запрета, через который с входа 13 -поступает константа и суммируется с содержимым сумматора 15 при одновременном обнулении модульных счетчиков 2 и 3, на выходе элемента И 7 формируется сигнал триггер 9 обнуляется, и подача импульсов через элемент И 5 прекращается. Результат преобразования снимается с выхода 19 преобразователя.

ПРЕОБРАЗОВАТЕЛЬ КОДА ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ПОЗИ- . ЦИОННЬЙ код, содержащий генератор тактовых импульсов, четыре элемента И, три триггера, три модульных счетчика, сумматор, блок элементов И, блок элементов запрета и элемент ИЛИ, причем выход генератора татстовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триг- . гера, единичный вход которого соединен с единичными входами второго и третьего триггеров и входом начальной установки преобразователя, выход которого соединей с выходом сумматора, выход первого элемента И соединен со счетньми входа ми первого и второго модульных счетчиков и с первым входом второго элемента И, выход которого соединен со счетным входом третьего модульного счетчика, выход обнуления которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом обнуления второго модульного счетчика и с первым входом четвертого элемента И, второй вход которого соединен с с выходом обнуления первого модульного счетчика и нулевым входом третьего триггера, нулевой выход которого соединен с входом установки коэффициента пересчета первого модульного счетчика, единичный выход третьего триггера и нулевой выход второго триггера соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выходы третьего и четвертого элементов И соединены соответственно с нулевьми входами первого и второго триггеров , выход обнуления первого модульного счетчика и единичный выход второго триггера соединены соответственно с первым и вторым управляющими входами блока элементов И, выход обнуления второго модульного счетчика и единичный выход второго триггера соединены соответственно с первым и вторым управляющими входами блока элементов запрета, входы первой и второй констант преобразователя соединены соответственно с информационными входами блока элементов И и блока элементов эапрета, выходы которых соединены соответственно с первым и вторым входами сумматора, нулевой выход второго триггера соединен с входом установки коэффициента пересчета второго модульного счетчика, отличающийся тем, что, с целью сокращения оборудования, нулевой выход второго триггера соединен с третьим входом третьего элемента И, выход обнуления первого модульного счетчика соединен с третьим входом элемента ИЛИ.