Устройство обнаружения запросов прерывания высшего и низшего приоритетов Советский патент 1985 года по МПК G06F9/48 

Изобретение относится к вычислительной технике и предназначено для приоритетного выбора двух сигналов из нескольких и может быть применено в многопроцессорных вычислительных системах при построении устройств прерывания программ. Цель изобретения - повышение надежности устройства путем повышения достоверности записываемой информации. На чертеже представлена блок-схема предлагаемого - устройства. Устройство содержит запросные вхо ды 1, регистр 2 запросов, тактовый вход 3, триггер 4 режима , реверсивный счетчик 5, триггеры 6 и 7 управления записью, дешифратор 8, регистры 9 и 10, элементы И-НЕ 1 и 12, блоки элементов И 13 и 14, элемент ИЛИ 15, одновибраторы 16 и 17, выходы 18 и 19. Устройство работает следующим образом. На регистр 2 по шине 1 поступают запросы прерывания, которые располагаются в разрядах регистра в порядке возрастания их важности. Наличие запроса в регистре прерывания инициируется логической еди ницей в соответствующем разряде. По шине 3 на вход синхронизации триггера 4 поступают тактирующие импульсы системы. В начале цикла работы на прямых выходах счетчика инициируются 0000, а на инверсных выходах - 1111. Элемент 11 на выходе выдаст О, который поступит на вход триггера 4, а элемент 12 на выходе выдаст I, которая поступит на К-вход триггера 4. Триггер 4 переключится в единичное состояние и логическая 1 с прямого выхода триггера поступит на суммирующий вход счетчика 5, а с инверсного выхода О поступит к вычитающему входу счетчика. Счетчик начнет прибавлять к своему текущему состоянию 1. После прибавления первой единицы на прямых выходах счетчика будет инициироваться 0001, а на инверсных - 1110. В результате элемент 12 сохранит свое состояние, а элемент II переключится в противоположное, т.е. на I и К-входы триггера 4 будут поступать одновременно две логические I, однако триггер 4 не изменит своего состояния, так как при такой комбинации входных сигналов триггер хранит свое состояние. На входах счетчика сохраняются значения потенциалов - счетчик продолжает счет. По достижению счетчиком на прямых выходах 1111, а на инверсных - 0000 элемент 12 переключится и на его выходе будет О, который поступит на 1-вход триггера 4, а элемент 11 сохранит свое состояние и на К-входе триггера будет 1. При тако.м соотношении входных сигналов триггер переключается в нулевое состояние. С прямого выхода снимается О, а с инверсного 1. В этом случае счетчик переключается в режим вычитания вследствие того, что он своими входами связан с выходами триггера 4. Счетчик из текущего своего состояния начинает вычитать единицу. После вычитания первой единицы на прямых выходах счетчика будет инициироваться 1110, а на инверсных - 0001. Состояние этого триггера не изменяется из-за отсутствия сигнала синхронизации. Тактирующий импульс поступит только тогда, когда счетчик достигнет 0000 на прямых выходах, что соответствует 1111 на инверсных выходах. Дешифратор 8, подключенный своими входами к прямому выходу счетчика 5, будет постоянно дешифрировать получаемый на прямых в.ходах счетчика код, и на одном из 16 выходов дешифратора будет действовать логическая 1, которая при последовательном счете от 0000 к 1111 будет последовательно пробегать от первого выхода к последнему и после переключения счетчика на вычитание, т.е. при счете от 1111 к 0000 единица на выходе дешифратора будет пробегать от последнего выхода к первому. Запросы прерывания с регистра 2 поступают на первые входы группы элементов 13 и 14. К вторым входам подключены выходы дешифратора. При совпадении двух единиц, поступивших с выхода дешифратора и регистра, на одном из элементов И 2 группы элементов 13 и 14 вызовет переключение данного элемента и единица с выхода данного элемента будет обнаружена схемой объединения ИЛИ 15 и передана на 1-входы триггеров 6 и 7. Триггеры б и 7 по второму К-входу подключены: триггер 6 - к инверсному выходу триггера 4, а триггер 7 - к прямому. Вход синхронизации триггера 6 тоже подключен к прямому выходу триггера 4, а триггера 7 - к инверсному выходу триггера 4. Следовательно, один из этих триггеров сработает. Если, например, счетчик считает в прямом направлении от 0000 К 1111, то значит на прямом выходе триггера 4 действует 1, а на инверсном - 0,1 поступает на К-вход триггера 7 и вход синхронизации триггера 6. На К-входе триггера б и входе синхронизации триггера 7 будет действовать О с инверсного выхода триггера 4. Допустим, что во втором разряде регистра 2 имеется запрос прерывания, имеющий наименьший приоритет, тогда при достижении счетчиком состояния 0010 на оба входа второго элемента И 2 поступит I, что заставит этот элемент переключиться в противоположное состояние, т.е. на его выходе будет 1, которая обнаружится схемой ИЛИ 15 и передастся на 1-входы обоих триггеров б и 7. Поскольку на К-входе элемента б действует О, а на вход синхронизации поступает 1 с прямого выхода триггера 4, то триггер б переключается в единичное состояние, а триггер 7 не сможет переключиться, так как на его входе синхронизации действует О с инверсного выхода триггера 4. Триггер 6 останется в единичном состоянии, поскольку любые последующие импульсы с выхода схемы ИЛИ, поступающие в течение цикла опроса, не могут повлиять на уже сработавший триггер 6. С единичного выхода триггера 6, 1 поступит на вход одновибратора 16, который выработает прямоугольный импульс, воспринимаемый на входе разрещения приема информации в регистр 10, как значение 1. Регистр 10, подключенный своими входами к выходу счетчика 10, запишет код номера линии с низшим приоритетом. Аналогично рассмотренному будет определяться код номера линии с высшим приоритетом при счете счетчика в обратном направлении, т.е. от 1111 к 0000.

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ЗАПРОСОВ ПРЕРЫВАНИЯ ВЫСШЕГО И НИЗШЕГО ПРИОРИТЕТОВ, содержащее реверсивный счетчик, триггер режима, два триггера управления записью, два элемента И-НЕ, два регистра, группы информационных входов которых соединены с группой прямых выходов реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с прямым и инверсным выходами триггера режима, 1-вход которого соединен с выходом первого элемента И-НЕ, отличающееся тем, что, с целью повышения надежности работы путем повышения достоверности записываемой информации, оно содержит регистр запросов, два блока элементов И, элемент ИЛИ, дешифратор и два одновибратора, причем группа входов запросов устройства соединена с группой информационных входов регистра запросов, выходы которого соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходами дешифратора, группа входов которого соединена с группой прямых выходов реверсивного счетчика и группой входов первого элемента И-НЕ, группа инверсных выходов реверсивного счетчика соединена с группой входов второго элемента И-НЕ, выход которого соединен с К-входом триггера режима, С-вход которого соединен с синхронизирующим входом устройства, выходы первого и второго блоков элементов И соединены с входами элемента ИЛИ, выход которого соединен с I-входами первого и второго триггеров управления, единичные выходы которых через соответсл ствующие одновибраторы соединены с входами управления записью соответственно первого и второго регистров, выходы которых являются соответственно выходами номеров линий низшего и высшего приоритетов, С-вход первого триггера управления соединен с прямым выходом триггера режиto ма и с К-входом второго триггера управления, С-вход которого соединен с инверсным выходом триггера режима и К-входом пер00 вого триггера управления. со