Устройство для фиксации сбоев Советский патент 1986 года по МПК G06F11/14 

г

1.

Изобретение относится к цифровой вычислительной технике и может быть использовано при диагностике цифровых вычислительных машин4

Цель изобретения - расширение функциональных возможностей устройства путем фиксации времени возникновения сигнала сбоя.

На фиг. 1 приведена функциональная схема устройства для фиксации сбоев; на фиг. 2 - то же, блока приоритета.

Устройство для фиксации -сбоев (фиг. 1) содержит группу 1 входов сигналов сбоя устройства, вторую группу 2 элементов И, первьй элемен ИЛИ 3, генератор 4 импульсов, первы элемент И 5, второй счетчик 6, блок 7 Лриоритета, второй . шифратор-8, группу 9 регистров, первую группу 10 элементов задержки, грзгппы 1Ц элементов И, второй элемент ИЛИ 12, группу 13 элементов ИЛИ, первую группу 14 элементов И, первый шифратор 15, первый счетчик 16 второй элемент И 17, регистр 18, вторую группу 19 элементов задержки четвертый элемент ИЛИ 20, узел 21

Сравнения, блок 22 памяти, элемент 23 задержки, выход 24 начала выдачи устройства, группу 25 выходов времени появления сбоя устройства, выход 26 сопровождения информации,.информационный выход 27 устройства, выход 28 конца выдачи устройства, третий элемент ИЛИ 29.

Блок 7 приоритета (Аиг. 2) содержит первую группу 30 элементов ИЛИ, вторую группу 31 элементов И, пер- вую группу 32 триггеров, четвертую группу 33 элементов И, вторую группу 34 элементов ИЛИ, третью группу 5 элементов И, третью группу 36 триггеров,группу 37 формирователей им- пульса, треть1о группу 38 элементов ИЛИ, вторую группу 39 триггеров, первую группу 40 пороговых элементов, вторую группу 41 пороговых элементо группу 42 счетчиков времени, группу 43 элементов задержки, вторую группу 44 элементов И.

Устройство для фиксации сбоев ра- ботает следующим образом.

В исходном состоянии счетчик 16, регистр 18, регистры группы 9 обнулены. В счетчик 6, вьшолненный в виде кольцевого счетчика Ссигнал переполнения подается на счетный вход),

5

0

5

по установочному входу заносится отличная от нуля информация(не показан). Генератор 4 импульсов запущен. Нулевые уровни с вторых сигнальных выходов блока 7 приоритета присутствуют на первых входах элементов п группы 14, удерживая их в закрытом состоянии, и через элемент ИЛИ 3 на первом входе элемента И 5, запрещая тем самым прохождение импульсов от Гейератора 4 импульсов на счетный вход счетчика 6. Нулевые уровни информационных выходов регистра 18 объединяются элементом ИЛИ 20 и по первому входу закрывают элемент И 17, запрещая прохождение импульсов от генератора 4 импульсов на счетный вход счетчика 16. Единичные уровни с управляющих выходов блока 7 приоритета присутствуют на вторых входах элементов И группы 2. Каждому из 4

ff

сигналов сбоя в блоке 22 памяти соответствует зона, которая определяется начальным и конечным адресами {(последние занесены в шифратор 15 и 8), куда предварительно записана информация, содержал;ая, например, наименование неисправной цепи, признаки вероятных неисправных элементов, ре-

0 комендации по устранению аварийной ситуации и тому подобная информация. При поступленин на вход 1 сигнала неисправности он проходит через i-й элемент И группы 2 на запросный вход

5 блока. 7 приоритета, где запо минается в соответствующем триггере первой группы 32, чей нулевой уровень на инверсном выходе закрывает соответствующий элемент И 2.

0 Этот же сигнал используется для занесения в ;(-и регистр группы 9 з.на- чения счетчика 6. При одновременном поступлении нескольких сигналов неисправности дпя всех них в соот5 ветствующих регистрах группы 9 запомнится время их возникновения и закроется соответствующие элементы И группы 2. Блок 7 прноритета из всех поступивших сигналов выберет сигнал с

0 большим приоритетом, допустим j-ый, и организует его обслуживание по относительному приоритету, т.е. до окончания выдачи информации по j-му аварийному сигналу не будет обслужен

5 никакой другой аварийньй сигнал. Сигнал с j-ro выхода первой группы выходов блока 7 приоритета поступает на j-й элемент задержки первой

31

группы 1.0, а также через элемент ИЛИ 12 на выход 24 начала выдачи устройства. Этот же сигнал используется для считывания времени возникновения аварийной ситуации с j-ro регистра группы 9 и выдачи .кода на группу 25 выходов времени появления сбоя устройства.

Единичный уровень с j-ro выхода второй группы выходов блока 7 приоритета через элемент ИЛИ 3 поступает на первьй вход элемента И 5, разрешая прохождение импульсов от генератора А импульсов на счетный вход счет чика 6 и на первьй вход j-ro элемента И группы 14. Время задержки в элементах задержки первой группы 10 определяется минимально допустимым интервалом между выдачей времени возникновения аварийной ситуации и информа- ifliH,сопутствующей ей. Сигнал с выхода j-ro элемента задержки первой группы 1Q поступает на соответствующий вход шифратора 15 и 8 и используется для выдачи начального (в счетчик 16) и конечного (в регистр 18) адресов j-й зоны памяти блока 22 памяти.

Информация в счетчике 16 возбуждает соответствующую ячейку блока 22 памяти и по сигналу, сформированному элементом ИЛИ 29 из сигналов на выходе шифратора 15, производится считьтание информации по начальному адресу j-й зоны памяти. Задержка в элементах задержки второй группы 19 обеспечивает вьщачу считанной по начальному адресу информации на ин- формационньй выход 27 устройства, после чего регистр 18 переходит в ненулевое состояние, что приводит к появлению единичного уровня на выходе элемента ИЛИ 20, и соответственно, на втором входе элемента И 17, разрешая прохождение импульсов с выхода генератора 4 импульсов на счетный вход счетчика 16 и на соответствующий вход элемента ИЛИ 29. Значение счетчика 16 увеличивается ни единицу с периодом следования импульсов генератора 4 импульсов, обеспечивая вьщачу информации из последовательных ячеек j-й зоны блока 22 памяти. В момент совпадения значения счетчика 16 с конечным адресом j-й зоны в регистре 18 узел 21 сравнения формирует сигнал, который обнуляет регистр 18, закрывая тем самым элемент И 17, и проходит череэ j-й эле3479Л

мент И группы 14 на соответствующий вход блока 7 приоритета, которьй от-, крывает j-й элемент И группы 2. Этот же сигнал поступает на вход

5 элемента 23 задержки,обеспечивающего заверщение выдачи информации из конечного адреса j-й зоны памяти, после чего по этому сигналу обнуляется счетчик 16 и формируется сигнал

0 на выходе 28 конца выдачи устройства. Сигналы сбоев, поступающие во время выдачи информации по j-му сигналу, запоминаются в соответствующих триггерах блока 7 приоритета. Время их

5 возникновения запоминается в cooTBer- ствующих регистрах группы 9, По окончании вьздачи информации по j-му сигналу неисправности блок 7 приоритета выбирает на обслуживание сигнал не-

0 исправности старшего приоритета, и цикл работы устройства повторяется, Блок 7 обрабатывает поступающие . ,на его вход сигналы сбоя по следующему правилу.

5 В исходном состоянии все триггеры первой, второй и третьей групп находятся в нулевом состоянии,

V

Первый пришедший сигнал .сбоя проходит через соответствукнций эле-

0 мент И первой группы 31 (например, третий и устанавливает в единичное положение триггер первой группы 32. Нулевой сигнал с инверсного выхода этого триггера запрещает пов-горное

5 поступление этого сигнала сбоя на

вход третьего элемента И первой группы 32, закрывая третий элемент И второй группы 2. Сигнал с прямого выхода третьего триггера первой груп-

0 пы 32 проходит через соответствующий элемент И третьей группы 35, поскольку на входы соответствукицего элемента И четвертой группы 33 по- ступают единичные сигналы с инверс5 ных выходов триггеров первой группы 32 более старшего приоритета (при одновременном поступлении нескольким: сигналов сбоя различного приоритетл череэ соответствующий элемент И груп0 пы 35 пройдет только сигнал наиболее старшего приоритета). Так как все триггеры второй группы 39 с более младшими приоритетами нахрдятся в нулевом состоянии, то на вьххсде тре5 тьего элемента И второй группы 44 появится единичный сигнал, который поступает на входы запуска третьего формирователя импульса группы 37

и третьего счетчика времени группы 42. Пороговые элементы второй группы 41 настроены на самый младший код счетчика времени группы 42 - s единичный код. Сигнал с выхода третьего порогового элемента второй группы 41 устанавливает в единичное состояние соответствующий триггер второй группы 395 прямой выход ко- 10 торого разрешает прохождение единич - ного сигнала с выхода третьего триг- гера первой группы 32 через соответствующий элемент И группы 35 на все время обслуживания сигнала сбоя. 15 Нулевой сигнал с инверсного выхода третьего триггера группы 39 запреща-( ет прохождение более приоритетных.сигналов сбоя через . элементы И группы 44 во время обслуживания ранее посту 20 пившего сигнала сбоя, даже если его приоритет ниже,

По окончании обслуживания сигнала сбоя сигнал с выхода третьего элемента И первой группы 14 поступает в блок 7 приоритета и сбрасывает в ну- левое состояние третьи триггеры групп 32 и 39. и третий счетчик времени группы 43.

После этого блок 7 приоритета пе 30 реходит в исходное состояние, если за время обслуживания не поступило

новых сигналов сбоя, либо переходит I

к обслуживанию сигнала сбоя, приоритет которого старший из всех ожидаю- 35 щих обслуживания сигналов

Если сигнал с выхода третьего элемента группы 2 не поступает продолжительное время, то срабатывает третий пороговый элемент первой груп- ша 40, настроенный на самый большой код счетчика времени группы 44. Сигнал с выхода третьего порогового эле - мента группы 40 сбрасывает в нулевое состояние третьи триггеры групп 32 и 45 39 и третий счетчик группы . 42, Этот же сигнал устанавливает в единичное состояние третий триггер группы 36, который говорит о неисправности соответствукяцего канала устройства. 50

.Формула изобретения

Устройство для фиксации сбоев, со - держащее блок приоритета, блок памя- 55 ти, генератор тактовых импульсов, .регистр, узел сравнения, первый счетчик, первый шифратор, первую группу

э.лементов И и первую группу элементо задержки, причем группы информационных выходов регистра и первого счетчика соединены соответственно с первой и второй группами информационных входов узла сравнения, выход сравнения которого соединен с входом сброса регистра и первыми входами элементов И первой группы, выходы элементов задержки первой группы со единены с соответствующими информационными входами первого шифратора, выход которого соединен с информационным входом первого счетчика, группа информационных выходов которого соединена с группой адресных входов блока памяти, информационный выход которого является информационным выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем фиксации времени возникновения сигнала сбоя, в него введены второй счетчик, второй шифратор, (п+1) груп элементов И (п - число входов сигналов сбоя устройства), группа регистров, группа элементов ИЛИ, вторая группа элементов задержки, четыре элемента RHH, два элемента И, элемент задержки, причем блок приоритета содержит три группы триггеров, дв группы пороговых элементов, две группы узлов сравнения, три группы элементов ИЛИ, четыре группы элементов И, группу элементов задержки, группу формирователей импульсов и группу счетчиков времени, причем выходы элементов задержки первой группы соединены с соответствующими информационными входами второго ра, выходы которого соединены с входами соответствующих элементов задержки второй группы, выходы которых соединены с информационными входами регистра, выход сравнения узла сравнения соединен с входом элемента задержки, выход которого соединен с входом сброса первого счетчика и является выходом.конца выдачи информации устройства, выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов Hj выходы которых соединены со счетными входами второго и первого счетчиков соответственно, первые входы элементов И второй группы образуют группу входов сигналов сбоя устройства, выход каждого элемента И второй группы соединен с первым входом соответствующего элемента И первой группы блока приоритета и входом записи соответствующего регистра группы,- информационные входы всех регистров группы объединены и соединены с выходом второго счетчика, выходы каждого i-ro регистра группы соединены с первыми входами соответствующего элемента И (1+2)-й группы (1 i п) выход каждого элемента И первой группы соединен с входом сброса соответ- ствугацего регистра группы и первым входом соответствующего элемента ИЛИ первой группы блока приоритета, выходы каждого i-ro элемента И всех J-X групп элементов И 3 j ё(п+2Л соединены с соответствующими входами i-ro элемента ИЛИ группы, выходы элементов ИЛИ группы образуют группу информационных выходов устройства, выходы формирователей импульсов группы блока приоритета соединены с вто- рыми входами соответствующих элемен - тов И первой группы и соответствующими входами первого элемента ИЛИ, вьг- ход которого соединен с вторым входом первого элемента И,.выход каждо- го К -го элемента И второй группы блока приоритета fl ()3 соединен с входом К-го элемента эадержки первой группы, вторыми входами всех элементов И(К +2)-и группы и К-м вхо- дом второго элемента ИЛИ, выход которого является выходом начала выдачи устройства, выход второго элемента .И и выходы второго шифратора соедине- ны с соответствующими входами третьего элемента ИЛИ, выход которого соединен с входом чтения блока памяти и является выходом сопровождения информации устройства, второй вход второго элемента И соединен с выходом четвертого элемента ИЛИ, группа входов которого соединена с группой информационных выходов регистра, вторые вхЪды элементов И второй группы соединены с инверсными выходами соответствующих триггеров первой группы блока приоритета, в блоке приоритета выхода элементов ИЛИ первой группы и элементов И первой группы соединены соответственно с нулевым и единичным входами соответствующих триггеров пер вой группы, прямой выход первого - триггера первой группы соединен с

первым входом первого элемента И второй ч группы, первый вход каждого К -го. элемента И третьей группы соединен с прямым выходом (к+ 1)-го триггера первой группы, вторые входы элементов И третьей группы соединены с выходами соответствующих элементов ИЛИ второй группы, первые входы которых соединены с лрямыми выходами соответствующих триггеров второй группы, вторые входы элементов И первой группы соединены с инверсными выходами соответствующих триггеров третьей группы, первые входы соответствующих элементов ИЛИ первой и третьей групп объединены, вторые входы элементов ИЛИ первой группы соединены с вторым; / входами соответствующих элементов ИЛИ третьей группы, единичными входами соответствующих триггеров тре-. тьей группы и выходами соответствую- п(их пороговых элементов первой группы, входы которых соединены с выхода-: ми соответствующих счетчиков времени группы, входы сброса которых сое-. динены с выходами соответствующих элементов задержки группы,входы которых соединены с выходами соответствующих элементов ИЛИ третьей группы, вход запуска каждого К-го счетчика времени группы соед и- ней с входом К-го формирователя импульса группы и выходом К -го элемен- - та И второй группы, выход каждого Е-го элемента И третьей группы соединен с первым входом (Е+1)-го элемента И второй группы 1 () , выход (n-l)-ro элемента И третьей группы соединен с входом запуска п- го счетчика времени и входом п-го формирователя импульса, вход каждого -го, порогового элемента второй группы соединен с выходом (К+1)-го счетчика времени группы, единичный и нулевой входы каждого К-го триггера второй группы соединен соответствен : но с выходом К-го порогового элемента второй группы и вькодом (К+1) п- го элемента задержки группы, инверс-; ный выход каждого К.-го триггера вто- рой группы соединен с соответствующими входами всех т-х элементов И второй группы (1 ), входы каждого ЕГ-ГО элемента И.четвертой группы соединены с инверсными выхо ами всех р-х триггеров первой групы (1 р (Е+1) выход каждого t-ro

9Г213479. (J

элемента И четвертой группы соединендритета. соединен с входом п-го элес вторым входом (К-И)-го элеме,нтамента задержки первой группы,вторыми

ИЛИ второй группы, выход (n-l)-roвходами всех элементовИ(н+2)-и групэлемента И третьей группы блока при-5 и М--м входом второго элементаИЛИ.

Изобретение относится к цифровой вычислительной технике и может быть использовано при диагностике цифровых вычислительных машин. Целью изобретения является расширение функциональных возможностей устройства з.а счет фиксации времени возникновения, сигнала сбоя. Это достигается тем, что время поступления сигнала сбоя на вход устройства фиксируется на соответствующем регистре. Сигнал сбоя запоминается также в блоке приог ритета. Блок приоритета по окончании обслуживания предыдущего сигнала сбоя начина ет обслуживать наиболее приоритетный сбой, находящийся в блоке к этому времени. Обслуживание заключается в том, что на информационный выход устройства из блока памяти передаются характеристики сбоя, записанные в зоне блока памяти, соответствующей данному сигналу сбоя. Одновременно с этим на выход времени появления сбоя, устройства передается с-соответствующего регистра время появления сбоя. 2 ил. (Л IND GO 4 СО

ВНИИПИ Заказ 782/58 Тираж 673 Подписное

Филиал ШШ Патент, г.Ужгород, ул.Проектная, 4