СИСТЕМА АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ СКОРОСТЬЮ САМОЛЕТА В РЕЖИМЕ УХОДА НА ВТОРОЙ КРУГ Советский патент 2005 года по МПК B64C13/18 

1. Система автоматического управления скоростью самолета в режиме ухода на второй круг, содержащая вычислитель автомата тяги, указатель-задатчик скорости, датчик продольного ускорения, блок включения режима ухода на второй круг, вычислитель ухода на второй круг, сервопривод и формирователь сигнала заданной скорости, причем первый и второй входы вычислителя автомата тяги подключены соответственно к указателю-задатчику скорости и датчику продольного ускорения, а первый, второй, третий, четвертый входы и выход вычислителя ухода на второй круг подключены соответственно к блоку включения режима ухода на второй круг, формирователю сигнала заданной скорости, вычислителю автомата тяги, датчику продольного ускорения и к входу сервопривода, отличающаяся тем, что, с целью повышения безопасности полета в режиме ухода на второй круг, в нее дополнительно введены первый и второй концевые выключатели, формирователь сигнала отказа, компаратор и формирователь сигнала минимальной скорости, причем первый выход сервопривода подключен одновременно к входам первого и второго концевых выключателей, второй выход сервопривода подключен к входу компаратора, а первый, второй, третий, четвертый, пятый и шестой входы формирователя сигнала отказа подключены соответственно к выходу компаратора, формирователю сигнала минимальной скорости, выходу первого концевого выключателя, выходу второго концевого выключателя, формирователю сигнала заданной скорости и блоку включения режима ухода на второй круг.

2. Система по п.1, отличающаяся тем, что формирователь сигнала отказа выполнен в виде последовательно соединенных первого логического элемента И, реле времени, первого логического элемента ИЛИ и второго логического элемента И, а также второго логического элемента ИЛИ, подключенного выходом через логический элемент НЕ к второму входу первого логического элемента ИЛИ, при этом первый, второй, третий, четвертый, пятый и шестой входы формирователя сигнала отказа подключены соответственно к первому, второму, третьему входам второго логического элемента ИЛИ, третьему входу первого логического элемента ИЛИ, первому входу первого логического элемента И и второму входу второго логического элемента И, причем второй вход первого логического элемента И соединен с третьим входом второго логического элемента ИЛИ.