Узел формирования переноса в сумматоре Советский патент 1987 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и электронике и может быть использовано при построении арифметико-логических устройств об- .работки цифровой информации, в частности при построении многоразрядных сумматоров в качестве элемента цепи ускоренного переноса.

Цель изобретения - упрощение узла формирования переноса в сумматоре.

На чертеже представлена схема узла формирования переноса в сумматоре

Узел формирования переноса в сумматоре содержит первый 1, второй 2,

Ш

При противоположных значениях сигналов слагаемых - узел находится в режиме формирования сквозного переноса. При комбинации сигналов на входах 18 и 19 соответственно О и 1 закрытые транзисторы 6 и П не препятствуют транзисторам 7 и 1 1 соответственно формировать на их стоках логические уровни соответственно 1 и . При этом первый 13 и второй 14 элементы НЕ формируют

М , М „ tlnll

уровни соответственно 1 и О, запирающие транзисторы 10 и 4. Тран... . , . , зисторы 9 (если ) или 3 (если третий 3, четвертый 4, пятый 5 и шее- - формируют на выходе 15 сигнал, той 6 МДП-транзисторы п-типа, первый инверсный сигналу, установленному на

7, второй 8, третий 9, четвертый 10, пятый 11 и шестой i2 МДП-транзисторы р-типа, элементы НЕ 13 и 14, выход 15 переноса, шину 16 питания, шину 17 нулевого потенциала, входы 18 и 19 соответствующих разрядов первого и второго операндов и вход 20 переноса

Узел формирования переноса в сумматоре работает в режиме формирования собственного переноса и в режиме формирования сквозного переноса. Соответствующий режим работы определяется комбинацией сигналов на входах 18 и 19 слагаемых. При комбинации сигналов на входах 18 и или 11 схема находится в режиме формирования собственного переноса на выходе 15 формируется сигнал, инверсный по отношению к сигналам слагаемых. При равенстве нулю сигналов слагаемых , закрытые МДП-транзисторы п-типа 1, 2 и 6 не препятствуют формированию на входах первого 13 и второго 14 элементов НЕ логических единиц через открытые транзисторы 12, 11., 8 и 7, В этом случае на выходе схемы 15 формируется уровень логической единицы через открытый по затвору логическим нулем с выхода первого элемента НЕ 13 транзистор 10, Дополнительная цепь формирования логической единицы на выходе 15 образована одним из открытых транзисторов 9 () или 3 ().

Учитывая дуальность схемы по отношению к входным сигналам, характер функционирования узла формирования переноса в случае равенства единице сигналов слагаемых , Ъ аналогичен рассмотренному, т.е на выходе 15 формируется уровень логического нуля.

При противоположных значениях сигналов слагаемых - узел находится в режиме формирования сквозного переноса. При комбинации сигналов на входах 18 и 19 соответственно О и 1 закрытые транзисторы 6 и П не препятствуют транзисторам 7 и 1 1 соответственно формировать на их стоках логические уровни соответственно 1 и . При этом первый 13 и второй 14 элементы НЕ формируют

М , М „ tlnll

уровни соответственно 1 и О, запирающие транзисторы 10 и 4. Тран0

5

0

5

0

5

0

5

входе 20 переноса.

Работа узла формирования переноса в сумматоре иллюстрируется таблицей состояний транзисторов и соответствующим этим состояниям логическим значениям выхода 15 переноса.

Таким образом, узел формирования переноса в сумматоре реализует булеву функцию

р аЪ+ар,+Ьр„ ,

где а, Ъ, р - сигналы на входах 18, 19 и 20 соответственно.

Формула изобретения

Узел формирования переноса в сумматоре, содержаш;нй в каждом разряде первый, второй, третий и четвертый ВДП-транзисторы р-типа, первый, второй, третий, четвертый МДП-транзисторы п-типа, первый элемент НЕ, причем истоки первого и второго МДП- транзисторов р-типа соединены с шиной питания узла, истоки первого и второго МДП-транзисторов п-типа соединены с 1ПИНОЙ нулевого потенциала узла, затворы первого МДП-транзис- тора р-типа и первого МДП-транзистора п-типа соединены с входом соответствующего разряда первого операнда узла, стоки первого МДП-транзистора р-типа и первого МДП-транзистора п-типа соединены соответственно с истоками, третьего ЩП-транзистора.-. р-типа и третьего МДП-транзистора п-типа, стоки третьего и четвертого МДП-транзисторов р-типа и стоки третьего и четвертого МДП-транзисторов п-типа соединены с выходом переноса в следующий разряд узла формирования переноса, отличающийся

тем.

31287

что, с целью упрощения, в каждый его разряд введены пятый и шестой МДП-транзисторы р-типа, пятый и шестой МДП-транзисторы п-типа, второй элемент НЕ, причем затворы тре- тьих МДП-транзисторов р-типа и п-типа соединены с входом переноса из предыдущего разряда узла, сток первого МДП-транзистора р-типа соединен со стоком второго МДП-транзистора р-типа, истоком пятого МДП-транзистора п-типа и входом первого элемента НЕ, выход которого соединен с затвором четвертого МДП-транзистора п-типа, сток первого МДП-транзистора п-типа соединен со стоком второго МДП-транзистора п-типа, истоком пятого МДП-транзистора р-типа и входом второго элемента НЕ, выход которого

474

соединен с затвором четвертого МДП- транзистора р-типа, исток которого соединен со стоками пятого и шестого МДП-транзисторов р-типа, исток четвертого МДП-транзистора п-типа соединен со стоками пятого и шестого МДП-транзисторов п-типа, затворы второго и пятого МДП-транзисторов р-типа соединены с затворами второго и пятого МДП-транзисторов п-типа и с входом соответствующего разряда второго операнда узла, затворы шестых МДП-транзисторов п-типа и р-типа . соединены с входом соответствующего разряда первого операнда узла, истоки шестых МДП-транзисторов р-типа и п-типа соединены соответственно с

щинами питания и нулевого потенциала узла.

О

19

Изобретение относится к области автоматики и вычислительной техники. Цель изобретения - упрощение узла формирования переноса в сумматоре. Узел содержит шесть МДП-транаисторов р-типа, шесть МДП-транзисторов п-типа и два инвертора. Узел формирования переноса в сумматоре работает в режиме формирования собственного переноса и в режиме формирования сквозного переноса. 1 ил., 1 табл. кэ 00 (

Редактор А Лежнина

Составитель М„ Есенина Техред Л.Олейник

Заказ 7718/50 Тираж 694

ВИИИПИ Государственного комитета СССР

по делам изобретений и открытий И 3035J MocKBaj Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор М, Пожо

Подписное