f
Изобретение относится к многоканальной связи, в частности к нрием- никам сигналов в системах с импульс- НС-кодовой модуляцией,,
Цель изобретения - повышение надежности приема путем распознавания паразитных частот.
На фиг. 1 изображена функциональная электрическая схема цифрового приемника многочастотных сигналов в системах с импульсно-кодсвой модуля- цией; на фиг, 2 - блок распознавания сигналов.
Цифровой приемник многочастотных сигналов в системах с импульсно-ко- дозой модуляцией содержит первьш бу- ферньй регистр 1, корректор 2, второй буферный регистр 3, сумматор 4,, блок 5 запрограммированной памяти третий буферньй регистр 6, арифметический блок 7 блок 8 оперативной памяти, блок 9 адресации, блок 10 буферной памяти, четвертый .1 1 и пятый 12 буфферные регистры, узел 13 обработки сигналов, шестой буферный регистр 4j, блок 15 памяти, блок 16 нормализации, блок 17 возведения в квадрат, блок 18 сложения, седьмой буферный регистр 19, кодирующий блок 20, блок 21 распознавания сигналов, блок 22 определения порядка двоичного числа, элемент 23 оперативной памяти, элемент 24 сложения, первый буферный регистровый элемент 25, элемент 26 сравнения, элемент 27 памяти последовательности, элемент 28 постоянной памяти, второй буферный регистровый элемен:т 29 и пороговый детектор 30.
Цифровой приемник многочастотньк сигналов в системах с импульсно-кодовой модуляцией работает след тощим образом.
Поступающий цифровой сигнал, сфомированный из выборочных значений Е вводят в первый буферньш регистр I Затем преобразуют в логарифмический код с помощью корректора 2, который вьщает на выходе амплитуду кодированого сигнала по линейному закону log Е. Эти выборочные значения с (ЕУ,) Log Ef 5 выходящие из корректра 2, подают на вход второго буферного регистра 3 и формируют интегралы взаимной корреляции между поступающей последовательностью EW и опорными сигналами, рассчитанными по конечному числу выборочных значений.
5
0
38
s
5
0
5
S
0
212
Выборочные значения временного ограничения W и опорного сигнала 1 зависят от обрабатываемого кода и являются, следовательно5 данными системы. Произведение L W R,, закодированное в логарифмическом виде, вводят в блок 10, Блок 9 адресации, содержащий информацию распределения каналовJ адресует блок 10, т.е. указьгоает код сигнализации, присутствующий Б канале,
(Следовательно, функции взаимной корр(У1яции выражаются:
К -ZIK I:E,(W,.RJ ,
Произведениа Е,ДУ R ) вьгоажается
h ь,
таклсе с применением логарифмических и экспоненциальных функций:
Е., L ex:p{Log Е + Log L),
следовательно, Log К C(Ej)+Log L, Выборочные значения Log извлекаются из блока 10 разверткой адресов и подаются на вход четвертого буферного регистра 11 ,
Cji MMaTop 4 Б калсдьш момент ь сум- мкрует выборочные значения С(Е ) и Log Ii,j вышедшие из второго 3 и четвертого 11 буферных регистров, и вы- цает на выходе -Х С(Е) + Log L, Блок 5 получает это выборочное значение У. и вьщает на выходе выборочное значешге К, , например К ехр (Х,), Выходящий СИГН8Л К| в соответствии с изобретением кодируется по 1 1 дво - ичным единнцам. Действительно, корректор 2 получает 7 двоичных единиц сигнала кодово-импульсной модуляции ЕН , предс т;1вляющих абсолютное значение амплитуды. Логарифмическая ап- прокс:имация требует 8 двоичных единиц. Опорные выборочные значения, содержащиеся в блоке 10. также кодируют с помощ1хю 8 цвоичных единиц. Емкость накопителя, необходимая для системы, обрабатывающей 4 типа кодов, и интегрирующая функции по i 28 вы- борочньпу значениям, составляет 8 К слов из 8 двоичных единиц.
Сумматор 4 выдает логарифм произ- веде1-шя поступающего и опорного сиг- капов и кодироЕ апного по 9 двоичным единицам. Так как произведение выражается Р 2., это позволяет ограничить память блока 5, которая реализует операцию ехр 2- 2, и кодировать линейно экспоненциальную функцию по М двоичным единицам. Эта экспоненциация реализуется с помощью :програ,кмтоованного накопителя на 512 спов из 1 двоичных единиц, Результаты К подаются на вход третьего
h
буферного регистра Ь.
Функции взаимной корреляцииXlE L
ДЛЯ каждой синусоидальной, косинусо- идальной функций осуществляются с номощыо арифметического блока 7, который подает результат, кодированный по 16 двоичным единицам, в блок с частотой тактовых импульсов. Этот блок 8 имеет емкость 512 слов из 16 двоичных единиц, соответствующих 16 функциям взаимной корреляции, рассчитанным по 16 двоичным единицам для 32 каналов, обрабатьшаемых последовательно. Пятый буферный регистр 12 хранит промежуточные результаты, извлеченные из блока 8, и снова подает их на вход арифметического блока 7 .
Вычисленные значения извлекают из блока 8 и подают на узел 13.
Характеристические значения V(f) выражаются как квадрат функций А и Б взаимной корреляции, связанных с частотой. Узел 13 содержит шестой буферный регистр 14, содержащий значения А. и Bj , выдаваемые памятью для калсдого канала. Значения А и В претерпевают операцию нормализации, позволяющую сократить количество двоичных единиц, представляющих каждая функции взаимной корреляции.
С этой целью определяют самую большую степень из 2, присутствующую в комплексе значений А и В . Пусть эта степень N равна 2 , тогда N называют степенью нормализации.
Блок 22 определяет самую большую степень 2 на основе значений А. и В, происходящих из шестого буферного регистра 14, и выдает этот результат на вход блока 16 собственно нор- мализацш-1. Этот блок 16 получает также значения А и В ,выдаваемые шестьм буферным регистром 14, и выдает на выходе значения d и , кодированные по восьми двоичным единицам и вычтенные из А. и В-; на соf I
отношения
, 2
В;
/3, - 2 -iПредположим, что о - и /i , А и Bj нормализованы. Блок 17 получает эти нормализованные значения, вышедшие из блока 16, и выдает на выходе iix квадрат. Это преобразование может фоизвести программированный накопитель с емкостью 256 слов по восемь двоичных единиц. Эти квадраты пода123382 4
ются на вход блока 18 в сочетании
по
два на каждый канал i(A. + В.
5
0
Тем самым операция суммирования осуществляется в два этапа: на первом этапе осуществляют операцию О+А- , ре0
зультат которой помещают в седьмой
буферньй регистр 19, затем на втором
i 1 этапе осуществляют операцию Aj + Bj ,
помещая результат в седьмой буферный „ регистр 19 до конца момента вычисления. Этот седьмой буферный регистр 19 хранит в памяти одну характеристическую величину V, которая затем подается на вход кодир тощего блока 20, преобразующего это значение в логарифмический код.
Логарифмическое кодирование при последующей обработке позволяет сравнить между собой характеристические значения V( f ) путем простого вычисления. Затем характерпстическне зна- ченрш V(f; ) из блока 20 подаются на вход блока 21 .
Этот блок 2 содержит элемент 23, . принимающий значения V(f}, элемент 28, содержащий постоянные О, K,(f), K(f). КЛГ) и К,ДГ), используемые во время прохождения алгоритма регаения,. элемент 27, управляющий блоком в зависимости от результатов, полученных на выходе элемента 26, и вь1дает адреса эле ;ентам 28 м 23.
Первая серия сравнени:, С сущест- вленнЕ51х элег ентог.; 26, определяет самое большое sHii ieiHie из всех характе- ристических значеипр г, выдаваемых элементом 23. С 11елью последний
на вход элемента 26 посредством второго буферного регистрового эле е1гга 29 . Значения V( f ), также вьщаваемые элементом 23, подаются на вход элемента 24, который принимает постоянную О из элемента 28 в течение этой первой фазы сравнения. Элемент 24 подсоедипен с элементом 26 посредством первого буферного регистрового элемента 25 .
Как только элемент 26 определяет самое большое характеристическое
значение V(f ), это значение вводится в первьй буферный регистровьш элемент 25. Величины Y(f--l), V( f. + 1 ) , V( f. -2 ) и V( f- +2 ) , извлеченные из первого буферного регистрового элемента 25, подвергаются сравне1п- ю с V( f ) . Разности измеряют и сравнивают с постоянными К ), К(| ), Kj(: : ) и К,, ( f, ), выдаваемыми
элементом 28. Если разности больше и соответствуют описанному критерию распознавания, то элемент 26 выдает результат на вход элемента 27, который указьгеает подтверждение обнаруженной частоты f , соответствующей максимальному V(f, ).
Этот результат подтверждается по- роговьм детектором 30, который при233&2
нимает па входе самую большую степень 2, Пороговый детектор 30 контролирует присутствуюище уровни Vff, ),;
1 / соответствуют ли они динамике, за,; данной техническим заданием, и подтверждает результат на входе элемента 27, кото)ый выдает на выходе об- наружв1-1иую частоту, соответствующую
V(-r, ..
II
щ
22
11
J 21
.2
| ФОРСУНКА | 2005 |
|
RU2299769C1 |
