Аналого-цифровой логарифмический преобразователь Советский патент 1986 года по МПК G06G7/24 

Изобретение относится к измерительной и вычислительной технике и может быть использовано в информационных измерительных системах.

Целью изобретения является повышение точности преобразования.

На чертеже представлена функциональная схема аналого-цифрового логарифмического преобразователя.

Аналого-цифровой логарифмический преобразователь содержит схему I сравнения, триггер 2, элемент ИЗ, генератор тактовых импульсов (ГТИ) 4, делитель 5 частоты, счетчик 6, дешифратор 7, первый перемножающий цифроаналоговый преобразователь (ЦАП) 8, второй перемножающий цифроанало- говый преобразователь 9, регистр 10, блок 11 индикации, сумматор 12.

12365112

(генерируется) невыходе сумматора 12 следующим образом.

В начальный момент, когда счетчик б обнулен, дешифратор 7 включает 5 младший значащий разряд ЦАП 9, а на аналоговый вход ЦАП 8 подается управляющее напряжение, имеющее значение

и

8ЫХ

fO

h

on )

где

15

- множитель равный весу возбужденного i-го выхода дешифратора.

До поступления первой единицы в старшие разряды счетчика 6 нарастание напряжения на выходе ЦАП 8 происходит по линейному закону.

Первая единица в старших разрядах счетчика 6 возбуждает выход дешиф-

Преобразователь работает следующим 20 Р«тора 7, имеющий вдвое больший вес

|U а, по сравнению с весом младшего выхода де;шдфратора JH,

образом.

В исходном состоянии счетчик 6 обнулен. Триггер 2 установлен в состоянии логической единицы, элемент И 3 открыт и пропускает тактовые импульсы с ГТИ 4, которые поступают на счетный вход счетчика 6. Информация с его младших разрядов поступает на первый перемножающий ЦАП 8, а со старших разрядов через дешифратор 7 на второй ЦАП 9. На аналоговый вход ЦАП 9 подано опорное напряжение Uj . Выходы обоих ЦАП 8 и 9 поступают на входы сумматора 12. На выходе сумматора 12 образуется напряжение, которое представляет кусочно-линей ную аппроксимацию зкспоненциальной функции. Это напряжение поступает на второй вход схемы 1 сравнения и при равенстве входного сигнала с напряжением на выходе сумматора 12 триггер 2 сбрасывается в О. На его выходе устанавливается логический О и элемент И 3 перестает пропускать счетные импульсы на вход счетчика 6. Б то же время информация находящаяся на цифровых входах ЦАП 9 и старших разрядах ЦАП 8, заносится в регистр 10, с которого поступает на блок II цифровой индикации. По окончании каждого задаваемого цикла преобразования определяемого делителем 5 частоты, сигнал с делителя 5 устанавливает триггер в состояние логической цикл преобразования повторяется.

Кусочно-линейная аппроксимация экспоненциальной функции образуется

и

8ЫХ

h

on )

где

- множитель равный весу возбужденного i-го выхода дешифратора.

До поступления первой единицы в старшие разряды счетчика 6 нарастание напряжения на выходе ЦАП 8 происходит по линейному закону.

Первая единица в старших разрядах счетчика 6 возбуждает выход дешиф-

20 Р«тора 7, имеющий вдвое больший вес

|U а, по сравнению с весом младшего выхода де;шдфратора JH,

За счет перемножения значения напряжения ЦАП 9 и кода младших разря-

25 дов счетчика 6 вдвое возрастают весовые значения младших разрядов счетчика 6, поэтому дальнейшее нарастание значения напряжения на выходе ЦАП 8, а следовательно, и на выходе аналого-

30 вого сумматора 12 будет протекать вдвое быстрее.

Аналогично при возбуждении каждого последующего выхода дешифратора скорость роста напряжения на выходе ана- 5 логового сумматора 12 будет удваиваться по сравнению с. предыдущим состоянием дешифратора.

ормула изобретения

Аналого-цифровой логарифмический преобразователь, содержащий схему сравнения, генератор тактовых импульсов, элемент И и счетчик, причем вход преобразователя соединен с первым входом схемы сравнения, выход генератора тактовых импульсов соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика, отличающийся тем,, что, с целью повышения точности преобразования, в него введены триггер, делитель частоты, дешифратор, два перемножакнцих цифроаналоговых преобразователя, сумматор, регистр и блок индикации, причем выход схемы сравнения соединен с входом установки в ноль триггера, вход установки в

31

единицу которого соединен с выходом делителя частоты, а нулевой выход соединен с вторым входом элемента И и входом управления записью регистра, вход делителя частоты соединен с выходом генератора тактовых импульсов, выходы младших разрядов счетчика соединены с разрядными входами первого перемножающего цифроаналого- вого преобразователя, а выходы старших разрядов счетчика через дешифратор - с разрядными входами второго перемножающего цифроаналогового преобразователя, выход второго перемножающего цифроаналогового преобразова теля подключен к аналоговому входу

.-

236511у 4

первого перемножающего цифроаналогово- го преобразователя и к тгервому входу сумматора, аналоговый вход второго перемножающего цифроаналогового пре- 5 образователя соединен с шиной опорного напряжения, выход первого перемножающего цифроаналогового преобразователя соединен с вторым входом сумматора, выход которого соединен с вто- 10 pbFM входом схемы сравнения, информационные входы младших разрядов регистра соединены с выходами младших разрядов счетчика, информационные входы старших разрядов регистра .- с выхо- 15 дами дешифратора, а выходы регистра - с входами блока индикации.

Изобретение относится к измери тельной и вычислительной технике и может быть использовано в информационных измерительных машинах. Цель изобретения повышение точности. Аналого-цифровой логарифмический преобразователь содержит схему сравнения, триггер, элемент И, генератор тактовых импульсов, делитель частоты, счетчик, два цифроаналоговых преобразователя (ЦАП), регистр, блок индикации и сумматор. В исходном состоянии через открытый элемент И тактовые импульсы поступают на счетный вход счетчика, информация с его младших разрядов поступает на первый ДАЛ, а со старших разрядов - через дешифратор на второй ДАЛ. Первый и второй ЦАЛ подключены последовательно, а их выходы подключены к входам сумматора. На выходе последнего формируется напряжение, представляющее кусочно-линейную аппроксимацию экспоненциальной функции и поступающее на один из входов схемы сравнения, при равенстве которого с входным напряжением триггер сбрасьшается и элемент И перестает пропускать на вход счетчика тактовые импульсы. Коды с первого и второго ДАЛ заносятся в регистр, с которого поступают на блок индикации. 1 ил. (Л го ро а СП

Составитель Н. Фирсов Редактор П. Коссей Техред Г.Гербер Корректор М, Самборская

ЗЬ93/53

Тираж 67I Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно полиграфическое предприятие, г. Ужгород, ул. Проектная, 4