Распределитель уровней Советский патент 1986 года по МПК H03K27/00 G11C19/00 

Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств управления.

Цель изобретения - повышение надежности работы распределителя уровней за счет исключения сбоев в условиях перекрытия единичных уровней тактовых сигналов.

На чертеже изображена схема распределителя уровней.

Распределитель уровней содержит формирователь 1 тактовых сигналов, четыре ячейки 2 памяти, каждая из которых состоит из первого 3 и второго 4 элементов И - НЕ, вход 5 распределителя, выходы 6.

Распределитель уровней работает следующим образом.

На выходах формирователя 1 тактовых сигналов, который выполнен, например, из мультивибратора, выходы которого через элемент задержки и непосредственно подсоединены через элемент ИЛИ к прямому и инверсному выходам формирователя для обеспечения перекрытия высоких уровней выходных сигналов в интервалах времени t2- t.-i; is -ts; tg-tio. Сформированные таким образом тактовые сигналы поступают на первые входы первых элементов И-НЕ всех ячеек памяти.

При подаче сигнала низкого уровня на вход 5 на выходе второго элемента И- НЕ 4 первой ячейки памяти устанавливается высокий уровень, который поступает на первый вход первого элемента И - НЕ 3 и, учитывая, что в течение времени to-14 на втором входе первого элемента И-НЕ 3 присутствует высокий уровень, также как и на третьем его входе. В результате на выходе 6 устанавливается низкий уровень сигнала, который поступает на второй вход второго элемента И - НЕ 4 и в течение времени t2-1б удерживается низкий уровень на выходе 6. Этот же низкий уровень сигнала поступает на первый вход второго элемента И-НЕ 4 второй ячейки памяти, в результате на первый вход первого элемента И - НЕ 3 этой ячейки памяти поступает высокий уровень сигнала, а также на третий вход первого элемента И - НЕ 3 третьей ячейки памяти, на котором имеется низкий уровень и после момента времени te в течение

времени задержки первого элемента И-НЕ первой ячейки памяти.

В течение времени t -te на первом входе первого элемента И-НЕ 3 второй ячейки памяти действует высокий уровень, который приводит к появлению на выходе 6 низкого уровня сигнала, который поступает через второй элемент 4 на третий вход первого элемента И - НЕ 3, а также на первый вход второго элемента И-НЕ 4

третьей ячейки памяти, которая не срабатывает, поскольку на первом входе первого элемента И -НЕ 3 в это время присутствует низкий уровень. Низкий уровень с выхода 6 второй ячейки памяти поступает на первый вход первого элемента И-НЕ 3 четвертой ячейки памяти, которую блокирует в течение времени и т. д.

Формула изобретения

Распределитель уровней, содержапдий формирователь тактовых сигналов и четыре ячейки памяти, каждая из которых состоит из двух элементов И - НЕ, причем первый вход первого элемента И-НЕ каждой ячейки памяти соединен с выходом второго эле.мента И-НЕ данной ячейки памяти, выходы первых элементов И-НЕ первой, второй, третьей и четвертой ячеек памяти соединены с первыми входами второго элемента И-НЕ второй, третьей, четвертой и первой ячеек памяти соответственно и являются выходами распределителя, вторые входы первых элементов И - НЕ нечетных и четных ячеек памяти соединены с первым и вторым выходами формирователя тактовых сигналов соответственно, отличающийся тем, что, с целью повышения надежности распределителя, выход первого элемента И - НЕ каждой ячейки памяти соединен с вторым входом второго элемента И - НЕ данной ячейки па.мяти, выходы первых элементов И-НЕ первой, второй, третьей и четвертой ячеек па.мяти соединены с третьими входа.ми первых элементов И - НЕ третьей, четвертой, первой и второй ячеек памяти соответственно, третий вход второго элемента И - НЕ первой ячейки памяти является входом распределителя.

6

ВНИИПИ Заказ 3014/55 Тираж 543 Подписное Филиа г ППП «Патент, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано при проектировании устройств управления. Целью изобретения является повышение надежности работы распределителя уровней за счет исключения сбоев в условиях перекрытия единичных уровней тактовых сигналов. Распределитель уровней содержит формирователь тактовых сигналов, четыре ячейки памяти, каждая из которых состоит из первого и второго элементов И-НЕ. Повышение надежности в распределителе уровней достигается за счет ввода дополнительных связей между элементами ячейки памяти, исключаюш,их ложное срабатывание ячеек памяти. 1 ил. 1чЭ со С5 ел ел 4