Параллельно-последовательный аналого-цифровой преобразователь Советский патент 1983 года по МПК H03K13/02 

Изобретение относится к вычислительной и измерительной технике и м жет быть использовано в аппаратуре автоматического контроля и управпения для преобразования аналоговог сигнала в цифровой код. . Известен аналого-цифровой преобразователь (АЦП), который содержит шесть резисторов, пять компараторов шифратор и регистр; усилитеоть, три ключа, два элемента И-НЕ, элемент И два элемента И-ИЛИ-НЕ, два триггера и логическое устройство. Первый вход усилителя соединен с вторыми входами первого и пятого компараторов, а выход соединен с вто рыми входами первого и пятого компараторов, а выход соединен с вторыми входами второго третьего и четвертого компараторов. Второй вход усили,те ля соединен с выходами трех ключей, вход первого ключа соединен с общей шиной источника эталонного напряжени вход второго ключа соединен с первым входом пятого компаратора, первый вход третьего ключа - с пятым и шестым резисторами, управляющий вход первого ключа через элемент И-НЕ - с вторым входом элемента И, с выходом второго элемента И-ИЛИ-НЕ и с первым входом второго триггера. Вторые входы триггеров соединены с входной шиной генератора тактовых импульсов Два выхода каждого триггера соединены с четырьмя входами логического устройства. Четыре входа первого эле мента И-ИЛИ-НЕ соединены соответственно с первым выходом первого, второго, третьего и четвертого компа раторов и с пятым, шестым, седьмым и ВОСЬМЫМ входами логического устрой ства г четыре входа второго элемента И-ИЛИ-НЕ соединены соответственно с вторыми выходами второго, третьего, четвертого и пятого компараторов и сдевять1м, десятым, одиннадцатым и двенадцатым входами логического устройства. Второй выход первого ком паратора и первый выход пятого компаратора соединены соответственно с тринадцатым и четырнадцатым входам логического устройства, а его выход соединен с входом шифратора, а выход элемента И соединен с входом третьего ключаCl. Недостатком преобразователя при многоразрядном преобразовании яЬляется большое число пороговых элрментов во втором разряде обработки . Известен параллельно-последовательный АЦП, содержащий входной блок, выход которого соединен с первым входом формирователя резйстного сигнала и с входом первого параллельного АЦП, выполненного на цифровом амплитудном анализаторе, блоке опорных напряжений, шифраторе и блоке памяти, выход первого, АЦП подключен через цифроаналоговый преобразователь ЦАП к второму входу формирователя разностного сигнала, выход которого соединен с вторым параллельным АЦП младших разрядов обработки Гз .. К недостаткам известного преобразователя следует отнести ограниченн то точность и быстродействие. Цель изобретения - повышение быстродействия и точности преобразования. Поставленная цель достигается тем, что, в параллельно-последовательный а.налого-цифровой преобразователь, содержащий входной блок, вход которого соединен с входной шиной, а выход подключен к первому входу формирователя разнод,тного сигнала и входу первого цифрового амплитудного . анализатора, опорные входы которого ссгединены с соответствующими выходами первого блока опорных напряжений, а выход через последовательно подключенные первый шифратор и блок памяти, первый вход управления которого соединен со стробирующей шиной подключен -к соответствующим старшим разрядам выходной шины и входам цифро-аналогового преобразователя, выход которого соединен с вторым входом формирователя разностного сигнала, выход которого соединен с входом второго цифрового амплитудного анализатора, опорные входы которого подключены к соответствующим выходам второго блока опорршх напряжений , а выход - к первому входу второго шифратора,, выходы которого соединены с соответствующими младшими разрядами выходной шины, дополнительно введены формирователь дополнительного компенсирующего сигнала, цифровой анализатор, формирователь эталонных сигналов и блок управления, вход которого соединен со стробирующей шиной, а выход через формирователь эталонных сигналов подключен i к входу первого блока опорных напряжений и непосредственно к второму входу управления блока памяти и входу управления цифрового анализатора, вход которого соединен с выходом младшего разряда первого шифратора,. а выход - с вторым входом второго шифратора и входом формирователя дополнительного компенсирующего сигнала , выход которого подключен к входу второго блока опорных напряжений. На фиг.1 приведена структурная электрическая схема параллельно-последовательного аналого-цифрового , преобразователя (АЦП), на фиг.2 временные диаграмг-ы опорных сигналов U-jc ,. к входных сигналови,.у ,и„ HUgx,,. на фиг.3 - уров Tono Hu rui oB и„ ,и блока опорных сигнадбв, разностного с:игнала иех и уровень пьедестала Ugp Т носительнд нулевого уровня.ио. . АЦПсодержит входной блок 1,циф-. роамплитудный анализатор 2 и 3(ЦАА блоки 4 и 5 опорных напряжений, шифраторы 6 и 7, блок 8 памяти, цифроаналоговый преобразователь 9,блок 10 управления, цифровой анализатор J.U управЛ НЛП , UИЧi- 1..1«...- -г 11, формирователь 12 эталонных сигналов, формирователь 13 дополнительного компенсирующего сигнала ,(1/3, 2/3,0)Uon 1 и формирователь 14 раз ностного сигнала. Устройство работает следующим образом.. При подаче входного сигнала на входной блок 1 (например, устройство выборочной фиксации - аналогового сигнала на него поступает стробирующий импульс Uc-rpB результате чего уровень UBX запоминается и поступает на ЦАА 2, где происходит преобразование его в унитарный код, а затем после шифратора 6, в двоичный, который поступает на входы блока 8 паг. мяти, где и записывается по приходу импульса записи с блока 10 управления. С другой стороны младший раз-г ряд с выхода шифратора 6 соединен с входом цифрового анализатора 11, который осуществляет анализ изменени входного кода после прихода сигнала с блока 10 управления, который одновременно поступает также на вход запуска формирователя 12 этало ного сигнала. С выхода этого формирователя сигнал в виде.последовательности двух импульсов положитель ной и отрицательной полярности. Уро вень которых равен одной третьей части шага квантования, поступает . на блок 4 опорных на пряже ни и, в реультате чего они параллельно- измйяются (фиг. 2 ). Если входной сигнал UBXV находитя в пределах 0.ивх/|(и1,-Ц.)(Фиг.2«) о произойдет изменение выходного коа на выходе в пределах шифратора б.. Если ВХОДНОЙ сигнал лежит в ределах1Си,)./|(.) о на вых одеш5 фратора 6 код не изменится.. . Если ВХОДНОЙ fj- ЛнЛнгЛ.)-, гггг Ь &Ъ1уи1ин-ке; .. кода произойдет во время Действия положительной полярности импульса вся эта информация поступает на входы цифрового анализатора который выдает цифровой «од на. вто рой ход шифратора 7 и на вход уп равления формирователя 13 Дополни Цельного компенсирующего на выходе которого Формируется сигнал 2,, V. илиОО,г,1 -- . . II . li 1 f I TF пИЛИ VvJrtf. iEoLr nS-:js;s h Г -оторый : ойазуется из выходного сигнала U, и компенсирующего сигнала ЦАП У, попадает в зону опорных сигналов , и -и„ и ЦАА 3 выдает унитГрный код, который в совокупности с колом блока И в 7 преобразуетЬя в выходной код млад ших разрядов преобразователя. В результате осуществления допол нительного анализа . .ла повышается точность преобразова, ния. кроме того, за счет совмещения анализа дополнительных Разрядов с временем переходного процесса форми разностного сигнала повы-.. шается также быстродействие АЦП.

ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЯЫЙЛЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, .содержащий входной блок, вход которого соединен с входной шиной, а выход .подключен к первому входу Формирователя разностного сигнала и входу первого цифрового амплитудного анаг лизатора, опорные входы которого соединены с соответствующими выходами первого блока опорных напряжений, а выход через последовательно подключенные первый шифратор и блок памяти, первый вход управления которюго соединен со стробирующей шиной под- .ключен к соответствующим старшим разрядам выходной шины и входам цифро-ангшогового преобразователя, выход которого соединен с вторым входом формирователя разностного : сигнала, выход которого соединен с входом второго цифрового амплитудного анализатора, опорные входы ко торого подключены к соответствующим выходам второго блока опорных напряжений, а выход - к первому входу второго шифратора, выходщ которого соединены с.соответствующими младшими разрядами выходной шины, о тли чающийся тем, что, . с целью повышения быстродействия и точности преобразования, в него введены формирователь дополнительного компенсирующего сигнала,дифровой анализатор, формирователь эталонных сигналов и блок управления, 1эход которого соединен о стробирующей шиной, а выход через формирователь эталонных сигналов подключен к входу первого блока опорных напряжений и непосредственно к второму входу управления блока па.мяти входу управления цифрового анализатора, вход которого соединен с выходом младшего разряда первого шифратора, а выход - с вторым входом второго шифратора и входом формиСО рователя дополнительного к шенсо о сирующёго сигнала, выход которого подключен к входу второго блока опорных напряжений. 1ч9 сд

Ux

.m-t

MK

UfH

4

ии

Фиг.г

Urm

uUf -Uof

(0)

Oo

.S