Устройство для программного управления Советский патент 1987 года по МПК G05B19/18 

Изобретение относится к автоматике н вычислительной технике и мо/Кет быть использовано в устройствах управления циклическими процессами по заданной программе.

Цель изобретения - повышение достоверности и надежности управления за счет автоматического самоконтроля очередности выдачи сигналов управления по заданной программе.

На Чертеже приведена блок-схема устройства.

Устройство содержит счетчик 1 импуль-- сов, блок 2 памяти, регистр 3, дешифратор 4, элемент ИЛИ 5., формирователь 6 импульсов, элемент ИЛИ 7, первые выходы 8 устройства, генератор 9 импульсов, блок 10 памяти RS-триггер 11, распределитель 12, СОСТОЯШ.ИЙ из счетчика 13 импульсов и дешифратора 14, мажоритарный элемент 15, элемент ИЛИ 16, RS-триггер 17, э.ементы И 18-20, вторые выходы 21 устройства.

Устройство работает следующим образом.

В последовательно адресуемых ячейках блока 2 памяти, начиная с нулевого адреса, предварительно записаны коды операций или номера объектов, на которые должны быть выданы соответствующие сигналы управления. Последовательность ячеек, в которые записаны эти коды, определяет заданную последовательность выдачи сигналов управления. По импульсному сигналу «Пуск, который подается на входы элементов ИЛИ 5 16, обнуляется счетчик импульсов I, через элемент ИЛИ 5 - триггер 11, через элемент ИЛИ 16 - триггер 17. Кроме того, сигнал с выхода элемента ИЛИ 5 подается на вход формирователя 6, на выходе которого формируется импульс чтения и организуется цикл чтения и выдачи одного сигнала управления. Импульс чтения подается на соответствующий вход блока 2 памяти. По нулевому адресу, задаваемому счетчиком 1, из блока 2 памяти считывается код первого сигнала управления и записывается в регистре 3. Этот код декодируется дешифратором 4, на соответствующем выходе которого формируется требуемый сигнал управления, первый в заданной последовательности сигналов управления, и выдается на объект управления. Однако объект управления указанный сигнал к исполнению не принимает до получения сигнала разрешения, считываемого с выхода элемента Ml8. Кроме того, сигналы с выходов дешифратора 4 подаются на группу адресных входов блока 10 памяти.

При наличии сигнала на любом из выходов дешифратора 4 формируется сигнал на выходе элемента ИЛИ 7, который устанавливает в единичное состояние триггер 11. Триггер 11 включает счетчик 13 распределителя 12, на тактовый вход которого подаются импульсы генератора 9. Состояния счетчика 13 декодируются дешифратором 14,

5

который в каждом цикле формирует четыре тактовых управляющих импульса. Импульс с первого выхода дешифратора 14 распределителя 12 подается на чтения блока 10

памяти. Блок Ю памяти выполняет функцию контроля выдачи устройством сигналов управления в заданной очередности. Для этого в определенных ячейках блока 10 памяти, число которых равно числу сигналов управления, выдаваемых устройством, записаны

С заранее логические «1. Адрес каждой такой ячейки состоит из двух частей. Первая часть адреса формируется позиционным кодом дешифратора 4 и соответствует при исправной работе устройства одному текущему сигс налу управления. Вторая часть адреса формируется адресным счетчиком 1 и соответствует адресу текущего сигнала управления в данном цикле. Таким образом, при исправной работе устройства на адресных входах блока iO памяти будут уствнавливать0 ся однозначные адреса ячеек, в которых записаны логические «1. В случае же установки других адресоЕ, т.е. при неисправности устройства, считывание логических «1 из блока 10 не произойдет.

В одном цикле работы устройства по адресу, заданному счетчиком 1 и дешифратором 4, из блока 10 памяти импульсом с первого выхода дешифратора 14 считывается единичный сигнал, который устанавливает RS-триггер 17 в единичное состоя„ ние. RS-триггер 17 подготавливает к открыванию элемент И 18, который открывается импульсом с второго выхода дешифратора 14. Импульс с выхода элемента И 18 подается на объект управления и является сигналом разрешения для приема к ис полнению соответствующего сигнала управления с выхода дешифратора 4. Кроме того, импульс с второго выхода дешифратора 14 увеличивает содержимое счетчика 1 на «1, устанавливая на входе блока 2 памяти адрес следующей ячейки. Импульс с

0 третьего выхода дешифратора 4 обнуляет регистр 3, через элемент ИЛИ 16 - RS-триггер 17. Сигнал с четвертого выхода дешифратора 14 подается на первый вход мажоритарного элемента 15, на второй вход которого подаются импульсы с выхода гене- ратора 9. Мажоритарный элемент 15 открывается при совпадении на его входах двух сигналов из трех. При совпадении сигнала с четвертого выхода дешифратора 14 и тактового импульса генератора 9 элемент

0 15 открывается и импульс с его выхода через элемент ИЛИ 5 обнуляет RS-триггер 11 и отключает распределитель 12.

Цепь обратной связи с выхода элемента 15 на его третий вход обеспечивает полное прохождение тактового импульса че5 рез элемент 15 без его срезания после снятия сигнала с четвертого вь1хода дешифратора 14. Кроме того, импульс с выхода эле.мента ИЛИ 5 опрашивает элемент

И 20, тем самым проверяется нулевое состояние триггера 17, и параллельно подается на формирователь 6. Формирователь б выдает импульс чтения на блок 2 памяти, и происходит следующий цикл работы устройства, аналогичный рассмотренному, и т.д. После считывания и выдачи последнего сигнала управления в заданной программе в адресном счетчике 1 установлен адрес ячейки блока 2 памяти, содержащей нулевую

блок па.мяти, регистр, второй дешифратор и первый элемент ИЛИ, выход которого соединен с единичным входом первого RS- триггера, выходы первого счетчика импульсов соединены с адресными входами первого блока памяти, содержащее также первый элемент И, второй элемент ИЛИ и формирователь импульсов, отличающееся тем, что, с целью повышения достоверности и надежности управления, введены второй блок

информацию. Поэтому в последнем цикле ра- Ю памяти, второй RS-триггер, второй и третий боты устройства из блока 2 памяти считы-элементы И, мажоритарный элемент и тревается нулевой код, регистр 3, RS-тригге-тий элемент ИЛИ. выход .которого подклюры 11 и 17 остаются в нулевом состоя-чен к нулевому входу второго RS-триггера,

НИИ и устройство готово к приему еле-единичный вход которого соединен с выходующей команды «Пуск для повторного за- . дом второго блока памяти, прямой вы.чод - пуска программы управления.с первым входом первого и второго элеВ случае неисправностей блока 2 па.мя-ментов И, а инверсный выход - с первым

ти регистра 3, дешифратора 4, приводя- входом третьего элемента И, второй вход ко- щих к нарушению очередности выдачи прог- торого соединен с вторым входом первого раммных сигналов управления, на адрес-элемента И, с тактовым входом первого

ных входах блока 10 будут устанав- 20 счетчика импульсов и с первым выходом ливаться адреса ячеек, не содержащих ло-первого дешифратора, входы которого подгичбской «1. В этом случае Н5-тригГер 17 остается в нулевом состоянии и подготавливает к открыванию элемент И 19. Импульс с второго выхода дешифратора 14 открывает элемент И 19 и выдает сигнал ошибки во внешнее устройство. В случае отказа блока 10 памяти, т.е. при наличии постоянного единичного сигнала на его выходе, или в случае постоянного единичного сос25

ключены к выходам второго счетчика импульсов, второй выход - к входу второго блока памяти, третий выход - к нулевому входу регистра н к первому входу третьего элемента ИЛИ, четвертый выход первого д ешифратора соединен с первым входом ма жоритарного элемента, второй вход которого соединен с выходом генератора импульсов и с тактирующим входом второго

тояния RS-триггера 17 элемент И 20 под- Q счетчика импульсов, нулевой вход которого

подключен к инверсному выходу первого RSтриггера, нулевой вход которого соединен с выходом второго элемента ИЛИ, с входом формирователя им пульсов и с вторым входом второго элемента И, выходы первого счетгОтовлен к открыванию. В этом случае во время пуска устройства и перед началом каждого следующего цикла чтения программного сигнала управления с выхода элемента ИЛИ 5 выдается импульс, кЬторый

через элемент И 20 поступает во внешнее ,с чика импульсов подключены к первым ад- устройство в качестве сигнала ошибки.ресным входам второго блока памяти, вторые адресные входы которого соединены с выходами второго дешифратора, вход «Пуск устройства для программного управления соединен с R-входом первого счетчика

верность выдаваемой информации, надеж- 40 .импульсов, с вторым входом третьего элемен - -та ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого подключен к третьему входу мажоритарного элемента и к его выходу, выходы второго дешифратора являются первыми выходами устсодержащее генератор импульсов, первый и ройства для программного управления, а второй счетчики импульсов, первый дешифра- выходы первого, второго и третьего элемен- тор, последовательно соединенные первый тов И - вторыми выходами.

Таким образом, в устройстве обеспечивается непрерывный автоматический контроль oчepeднoctи выдаваемых програ.ммных сигналов управления, что повышает достоность и безопасность управления объектом.

Формула изобретения Устройство для программного управления

45

блок па.мяти, регистр, второй дешифратор и первый элемент ИЛИ, выход которого соединен с единичным входом первого RS- триггера, выходы первого счетчика импульсов соединены с адресными входами первого блока памяти, содержащее также первый элемент И, второй элемент ИЛИ и формирователь импульсов, отличающееся тем, что, с целью повышения достоверности и надежности управления, введены второй блок

памяти, второй RS-триггер, второй и третий элементы И, мажоритарный элемент и тре25

ключены к выходам второго счетчика импульсов, второй выход - к входу второго блока памяти, третий выход - к нулевому входу регистра н к первому входу третьего элемента ИЛИ, четвертый выход первого д ешифратора соединен с первым входом ма жоритарного элемента, второй вход которого соединен с выходом генератора импульсов и с тактирующим входом второго

Q счетчика импульсов, нулевой вход которого

45

Изобретение относится к автоматике и вычислительной технике и. может быть использовано в устройствах управления циклическими процессами по заданной программе. Целью изобретения является повышение достоверности и надежности управления за счет автоматического самоконтроля очередности выдачи сигналов управления по заданной программе. Устройство для программного управления содержит счетчики импульсов 1, 13, два блока памяти 2, 10, регистр 3, дешифраторы 4, 14, мажоритарный элемент 15, RS-триггеры 11, 17, элементы И 18, 19, 20, элементы ИЛИ 16, 7. В устройстве обеспечивается непрерывный автоматический контроль очередности выдаваемых программных сигналов управления. 1 ил. Пуск (Л оо САЭ сд со со со