Запоминающее устройство Советский патент 1986 года по МПК G11C29/00 

Изобретение относится к вычислительной технике и может быть использовано в электронной промьпштенности при изготовлении больших интегральных схем запоминающих устройств.

Целью изобретения является упроение, устройства.

На чертеже представлена блок-схема устройства.

Запоминающее устройство содержит второй дешифратор 1, адресные входы 2 второй группы устройства, вторую программируемую логическую матрицу (ПЛМ) 3, вторую группу адресных входов 4 устройства, первый дешифратор 5, первую программируемую логическую матрицу (ПЛМ) 6, входы 7 первой групы накопителя (матрица) 8, входы 9 второй группы накопителя 8, элемент ЙПИ-НЕ 10, вход 11 накопителя 8, элемент ИЛИ 12, дополнительный вход 13 элемента ИЛИ-НЕ 10, управляющий вход 14 второго дешифратора, выход 15 элемента ИЛИ-НЕ, управляющий вход 1 6 первого дешифратора, выходы 17 второй матрицы 3 программируемых элементов памяти, первые входы 18 элементов ЛИ 19 группы, выходы второй 20 и первой 21 группы второго дешифратора 1, входы 22 третьей группы разрядных формирователей 23, входы 24. второй группы разрядных формирователей 23, входы/выходы 25 накопителя 8, блок 26 ввода информации, выходы 27 разрядных формирователей 23, блок 28 вьшода информации,соединенный с выходом 29 блока 26 ввода информации, первый 30, второй 31 управлякщие вхо- ды, информационный вход 32 и выход 33 vcтpoйcтвй.

Устройство работает следующим об- раз.ом.

Программирование элементов в ПЛМ 3 и 6 может осуществляться, например, путем пережигания плавких связей с помощью лазера. При изготовлении при обнаружений дефектных байтов в матрице в ПЛМ 3 (каждое слово матрицы 3 состоит из двух частей: хранения, адре са дефектного байта в слове и разряда) заносятся на постоянное хранение с помощью лазера коды адресов дефектных байтов, содержащих дефектные элементы памяти.

В ПЛМ 6 аналогичньм образом при изготовлении устройства заносятся на постоянное хранение коды адресов

S

0

0

5

0

0

5

дефектных слов, замещаемых на резервные слова.

Благодаря подобного рода програм- мированмо ПЛМ 3 и 6 при опросе дефектных байтов и слов ПЛМ на соответст- выходах 17 и 9 этих матриц устанавливаются единичные сигналы. В результате на выходе II элемента ., ИЛИ 12, а следовательно, и на входе и входах 9 второй группы будут присутствовать единичные сигналы, которые опрашивают- резервные слова элементов памяти маГрицы 8; кроме того, элемент ИЛИ-НЕ 10 запирает первый дешифратор 5. При эксплуатации запись и считьша- кие осуществляются обычным образом выбором основных (7) или резервных (9, 11) слов элементов памяти ШТМ 8 при помощи сигналов на адресных (4), разрядных (2) и управляющих (30, ЗГ, 32) входах дешифраторов Г и 5, ПЛМЗ,

6,блока 26,

Если опрашивается исправный байт или слово элементов памяти матрицы 8 (адреса которых не хранятся в ПЛМ 3 и 6)., то на выходах 17, 9 ПЛМ 3 и 6 установятся нулевые сигналы (поскольку в ПЛМ 3 и 6 не происходит совпадения пришедших адресов -(2 и 4) с хранимыми в ПЛМ 3 и 6), а на выходе элемента ИЛИ-НЕ 10 - единичный сигнал.

В результате дешифраторы 1 и 5 открыты и тем самым происходит запись и считьгоание информации в или из исправного байта или слова (7) матрицы 8 по адресгам (2 и 4) с входов 32 или на выходы 33 устройства через блоки 2Гэ, 28, 23.

.Есши опрашивается дефектный байт элементов памяти матрицы 8, то в одном из .слов ПЛМ 3 происходит сов - падение поступивших по входш 2 и 4 адресов слова и разряда с хранимыми, и на соответствующем выходе 17 ПЛМ 3, выходе 11 элемента РШИ 12 устанавливается единичный сигнал. Этот сигнал, закрывает (устанавливает на выходах

7,20 и 21 нулевые сигналы) дешифратор 1; дешифратор 5 опрашивает резервное слово (11) (замещающее дефектные байты) матрицы 8. Кроме того, данный единичный сигнал опрашивает, проходя через соответствующий элемент ИЛИ 19, один из байтов резервного слова (11) матрицы 8, включая со- ответствуюш 1е разрядные формирова- тели 23 в блоке. Тем самым информа3 .

ция с входов 32 блока 26 заносится через выходы 24, блок формирователей 23, выходы 25 в матрицу 8, или считьгеается с выходов 25 матрицы 8 на выходы 27 блока .формирователей 23 и далее через блок 28 на выходы 33 устройства. При этом, поскольку в ПЛМ 6 не происходит совпадения с хранимой в этой матрице информацией, то на выходах 9 присутствуют нулевые сигналы,: которые не опрашивают остальные резервные йлова, замещающие целые дефектные строки матрицы 8

г. Если опрашивается дефектное слово матрицы 8, то на одном из выхо- дов 9 ПЛМ 6 устанавливается единичный сигнал, который опрашивает соответствующее ре зервное слово матрицы 8 и,проходя через элементы ШШ-НЕ 10, закрьшает дешифратор 5 и, следе- вательно, не допускает опроса замещаемого дефектно го слова (7). матрицы 8. При этом, поскольку на выходах 17 ПЛМ 3 присутствуют нулевые сигналы, то дешифратор 1 открыт и сигналы с выходов 20 и 21 этого дешифратора без изменения проходят через элементы ИЛИ 19 на входы 22 и 21 блока формирователей 23. Тем самым по адресу соответствующего резервного слова 9 и разрядного кода на входах 2 происходит обращение к исправным резервным элементам памяти матрицы 8.

Формула изобретения

Запоминакмцее устройство, содержащее накопитель, входы первой группы которого соединены с выходами перво2914

го дешифратора,. входы которого соединены с входами первой программируемой логической матрицы и входами первой группы второй, программируемой логической матрицы и являются адресными входами первой группы устройства, входы второй группы второй программируемой логической матрицы соединены с входами второго дешифратора и являются адресными входами второй группы, выходы первой группы второго дешифратора соединены с входами первой группы разрядных формирователей, входы-выходы которых соединены с входами-выходами накопителя, а выходы и входы второй группы являются информационными выходами и входами устройства соответственно, элемент ИЛИ-НЕ, входы которого соединены с входами второй группы накопителя и выходами первой программируемой логической матрицы, а выход соединен с управляю- WSM входом первого дешифратора, о т - пич ающее с я тем, что, с целью упрощения устройства, оно содержит группу элементов ИЛИ и элемент ИЛИ, входы которого соединены с выходами второй программируемой логической матрицы и первым входом элементов ИЛИ группы, второй вход каждого из которых соединен с выходами второй группы второго дешифратора, а выходы элементов ИЛИ группы соединены с входами третьей группы разрядных формирователей, выход элемента ИЛИ соединен с входом HaKonit- теля, дополнительным входом элемента ИЛИ-НЕ и управляющим входом второго дешифратора.

Составитель Г, Бородин Редактор Т. Парфенова Техред Н.Бонкало Корректор Е. Рошко

Заказ 3604/47 Тираж 543Подписное

ВН1ШПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано в электронной промьшшенностй при изготовлении больших интегральных схем запоминакяцих устройств. Изобретение позволяет обеспечить опрос дефектов, возникающих в отдельных ячейках при изготовлении интегральных .полупроводниковых схем памяти, с помощью более простых средств. Запоминающее ус грдйство содержит первый и второй дешифраторы, первую и вторую программируемые логические матрицы, накопитель, элементы ИЛИ-НЕ, ИЛИ, разрядные формирователи, блок вывода информации, блок ввода информации, адресные, информационные и управляющие входы и выход устройства. 1 ил. Ю ;: Э