Фазовый дискриминатор Советский патент 1986 года по МПК H03D13/00 

1241413

1авшихся в ЦИ 1 за период опорного согласования входного и опорного сиг- напряжения, будет (не будет) равно налов. Цель достигается введением нулю. Знак напряжения и его величина ДД 5 и выполнением ЦИ 1 на реверсив- будут определять знак и величину рас- ном счетчике. 4 ил.

I

Изобретение относится к радиотехнике и может использоваться в системах фазовой автоподстройки частоты для слежения за фазой колебания.

. Цель изобретения - повьппение поме хоустойчивости.

На фиг. 1 приведена структурная электрическая схема предложенного фазового дискриминатора; на фиг. 2,3 и 4 - эпюры напряжения в .различных точках схемы фазового дискриминатора при условии отсутствия дестабилизирующих факторов: при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в сторону отставания; при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в сторону опережения соответ ственно.

Фазовый дискриминатор содержит цифровой интегратор 1 , инвертор 2, первый и второй элементы И 3 и 4, двухпороговый детектор 5, состоящий из компаратора 6 верхнего уровня, компаратора 7 нижнего уровня и эле- мента ИЛИ 8, генератор 9 тактовой частоты.

Фазовый дискриминатор работает следующим образом.

, -

Входной сигнал фазового даскрими натора, представляющий собой смесь полезного сигнала с шумом (фиг. За, 4а) или только полезный сигнал, (фиг. 2а), поступает на входы ком- параторов 6 и 7, пороги срабатьшания которых (и,, Uj) выбраны в соответствии с уровнем помех в канале связи (фиг. 2а, За, 4а). Выходными сигналами компараторов 6 и 7 будут прямо- угольные импульсы различной длительности, соответствующие частотному заполнению входного сигнала и выставленному порогу срабатывания компараторов 6 и 7. Так как входной сигнал

.подается на неинвертирующий вход компаратора 6 верхнего уровня и на инвертирующий вход компаратора 7 нижне- го уровня, то после компаратора 6 верхнего уровня подярность импульсов совпадает с полярностью входного сигнала (фиг. 26, Зб, 46), а пдсле компаратора 7 нижнего уровня полярность будет противоположной (фиг, 2&, Зв, 4в). Положительные импульсы с выходов компараторов 6 и 7 суммируются элементом ИЛИ 8. В результате проделанной обработки входной сигнал из не- прерьшного преобразуется в последовательность импульсов# характеризующуюся тем, что участки перехода через нулевой уровень, которые подвержены максимально воздействию помехи, в дальнейшей обработке не участвзпот (фиг, 2г, Зг, 4г), Полученная последовательность импульсов поступает на первые вхо,цы элементов И 3, 4. На второй вход элементов И 3 и 4 подает- ся опорное Напряжение, частота которого в два раза больше частоты входного сигнала (фиг. 2 д,е; 3 д,е; 4 д,е)о Н а третьи входы элементов И 3 и 4 подаются импульсы счета, частота которых :много больше, чем частота входного сигнала, которые определяют точность работы фазового дискриминатора (фиг. 2ж, Зк, 4ж), На выходах элементов И 3 и 4 образуются пачки импульсов, частота заполнения которых соответствует частоте импульсов счета, а длительность - относительному временному расположению импульсов опорного сигнала и импульсов , приходящ)ях с выхода элемента ИЛИ (фиг. 2з,и; Зз,и; 4з,и), соответствующих входному сигналу. С выхода элемента И 3 пачки импульсов поступают на суммирующий вход цифрового интегратора 1, а с выхода элемента И 4 - на вычитающий вход цифрового

31

интегратора 1, выполненного на реверсивном счетчике. Если входной и опорный сигналы синфазны, то длина пачки, а значит и количество импульсов счета в ней, поступающих на сум- мирующий вход, будут равны длине пачки и количеству импульсов счета в ней, поступающих на вычитающий вход цифрового интегратора 1 и значит количество импульсов, оставшихся в цифровом интеграторе 1 за период опорного напряжения, будет равно нулю (фиг. 2к) Количество импульсов счета (на фиг. 2и Зи, 4и) соответствует ординате пилообразного напряжения на фиг. 2к, Зк, 4к, Если фаза входного сигнала не соответствует Фазе опорного, то длительности пачек импульсов счета, поступающих на суммирующий и вычитающий вход цифрового интегратора 1, будут различны. Тогда количество импульсов, оставщихся в реверсивном счетчике (цифровом интеграторе 1) в результате описанного изменения за период опорного напряжения, не будет равно нулю. Знак напряжения и его величина будут определять знак и величину pac

10

14

j

ts

0

5

134

согласования входного и опорного сигналов.

Формула изобретения

Фазовый дискриминатор, содержащий инвертор, два элемента И и цифровой интегратор, выход которого является выходом фазового дискриминатора, а входы соединены с соответствующими выходами элементов И, при этом первые входы элементов И объединены, а второй вход первого элемента И является входом опорного сигнала и соединен через инвертор с вторым входом второго элемента И-, отличающийся тем, что, с целью повышения помехоустойчивости, в него введен двухпороговый детектор, выход которого соединен с первыми входами элементов И, информационный вход является входом фазового дискриминатора, а управляющие входы являются входами опорных напряжений, при этом . цифровой интегратор выполнен в виде реверсивного счетчика, а третьи входы элементов И соединены с генератором тактовой частоты.

. У я Уч.УУУ ff

Г . yf &| Х| ,

rfi.Yr H.i I niг

гт

TJHJT . LTLTl

|| I М

iXi.

. t

I I

t

Vut.i

(.

ВНИНПИ Заказ Тираж 816

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Подписное