Устройство для дельта-модуляции Советский патент 1986 года по МПК H03M3/02 

Изобретение относится к автомати-- ке и вычислительной технике и может быть ислользовано в устройствах ле- редачи данных с дельта-модуляцией.

Цель изобретения - повьшение функциональной надежности при заданной точности.

На чертеже приведена функциональная схема устройства.

Устройство для дельта-модуляции содержит высокочастотный дельта-мо- дулятор 1, информационный вход которого является входом устройства, а прямой и инверсный выходы подключены соответственно к первому и второму входам управляемого счетчика 2, выход старшего п-го разряда которого соединен с информационным входом D-триггера 3, инверсный и прямой выходы которого подключены соответственно к третьему и четвертому входам управляемого счетчика 2. Выходы остальных п-1 разрядов последнего соединены с соответствующими первыми входами анализатора 4 ошибок, вторые входы которого подключены к выходам переключателей 5. Первые входы переключателей 5 объединены и подключены к шине 6 логической 1, вторые входы переключателей 5 также объединены и соединены с шиной 7 логического О. Управляюпще входы переключателей 5 являются упра,вляющими входам устройства. Выход анализатора 4 ошибок соединен с одним из входов элемента 8 И, другой вход которого объединен с входом синхронизации высокочастотного деталь-МОдулятора 1 и подключен к выходу генератора 9 тактовых импульсов. Выход элемента 8 И соединен с входом синхронизации D-триггера 3, прямой выход которого является выходом устройства.

На чертеже в качестве примера изображен управляемый счетчик 2 с четырьмя разрядами (), поэтому количество переключателей 5 равно трем. Анализатор 4 ошибки состоит из четырех элементов равнозначности. Три элемента 10 равнозрачности свои- ми первыми и вторыми входами образуют соответствующие входы анализатора 4-. Выходы этих элементов 10 соединены с входами элемента 11 равнозначности, выход которого является выходом анализатора 4 ошибки. Управляемый счетчик 2 может быть вьшолнен например, на реверсивном счетчике 12 и двух элементах 13 И.

241479

-

и2

Устройство для дельта-модуляции работает следующим образом.

Исходный аналоговый сигнал x(t) подается на информационный вход вы- сокочастотного дельта-модулятора 1 (ВДМ), работающего на тактовой частоте Р , которс1я поступает на него от генератора 9 тактовых импульсов (ГТИ), На выходах ВДМ 1 образуются {1 две цифровые последовательности - прямой и инверсный дельта-потоки. В прямом дельта-потоке число импульсов в единицу времени равно количеству положительных приращений (шагов кван- |,j тования) аналогового сигнала x(t),a в инверсном -количеству отрицательных приращений.Эти потоки поступают соответственно на первый и второй входы управляемого счетчика 2,на третий и чет- 2Q вертый входы которого поступают сигналы управления .определяемые моментами тактирования D-триггера 3 импульсами с выхода-элемента 8 И, частота Fj которых меньще частоты F тактирования 25 устройства. Если в эти моменты на выходе старшего разряда управляемого счетчика 2 (т.е. на выходе старшего разряда реверсивного счетчика 12), присутствует О, то к предыдущим показаниям реверсивного счетчика 12 прибавляются импульсы прямого дельта- потока, а если 1, то из них вычитаются импульсы инверсного дельта- потока. Сформированные в младпгах разрядах реверсивного счетчика 12 сигналы поступают на первые входы элементов 10 равнозначности, на вторые входа которых подаются установочные сигв:алы с переключателей 5, на управ- ЛЯЮ1ЦИХ входах которых устанавливают кодовое двоичное слово (число), определяющее заданнукз точность обработки. При ошибке квантования, равной установленному числу, элемент 8 И дает разрешение на опробывание D-триггера 3 импульсами ГТИ 9. В свою очередь, D-триггер 3 управляет счетчиком 2 таким образом, чтобы уменьшить ошибку квантования, тем самым обеспечивая требуемую точность аппроксими- рующей функции х (t) по отношению к входному сигналу x(t). При этом заданная точность обеспечивается при минимуме команд на изменение аппроксимирующей функции.

;10

35

40

55

Формула изобретения

1. Устройство дпя дельта-модуляции, содержащее генератор тактовых

31

импульсов, управляемый счетчик, D- т)иггер, анализатор ошибки и высоко- частотньш дальта-модулятор, информационный вход которого является входом устройства, вход синхронизации под- ключен к выходу генератора тактовых импульсов, а прямой и инверсньй выходы соединены соответственно с первым и вторым входами управляемого счетчика, выход старшего п-го разряда кото- рого подключен к информационному входу D-триггера, инверсный и прямой выходы которого соединены соответственно с третьим и четвертым входами управляемого счетчика, выходы осталь- ных п-1 разрядов которого подктцочены к соответствующим первым входам ана-- лизатора ошибки, отлйчающее- .с я тем, что, с целью повьш1ения функциональной надежности при задан- ной точности, в него введены п-1 переключателей и элемент И, выход которого подключен к входу синхронизации D-триггера, прямой выход кото794

рого является выходом устройства, первый и второй входы элемента И coe-t динены с выходами соответственно генератора тактовых импульсов,и анализатора ошибки, вторые входы которого подключены к соответствующим выходам переключателей, первые и вторые входы которых соответственно объединены и подключены к шинам логической 1 и логического О, управляющие входы переключателей являются управляющими входами устройства,

2. Устройство по п, 1, о т л и - чающееся тем, что анализатор ошибки выполнен.из п элементов равнозначности, первые и вторые входы п-1 элементов равнозначности являются соответственно первыми и вторыми входами анализатора ошибки, выходы П- элементов равнозначности соединены с .входами п-го элемента равнозначности, выход которого является выходом анализатора ошибки.

Изобретение может быть применено в системах передачи цифровых данных. Использование изобретения позволяет при заданной точности передачи обеспечить минимум команд на переключение аппроксимирующей функции. Устройство для дельта-модуляции содержит высокочастотный дельта-модулятор I, управляемый счетчик 2, D-триггер 3, анализатор 4 ошибки, состоящий из элементов 10 и 1.1 равнозначности, переключатели 5 и элемент. 8 И. Элементы Ю равнозначности в анализаторе 4 сравнивают сигнал с выходов управляемого счетчика 2 (ошибку квантования) с сигналом .с выходов переключателей 5, с помощью которых устанавливается заданная точность . При равенстве этих сигналов элемент 8 И пропускает тактовые импульсы на синхровход D-триггера 3, который управлмет работой счетчика 2 так, чтобы минимизировать ошибку квантования. 1 з.п. ф-лы, 1 ил. с S (Л с li «