Когерентный приемник частотноманипулированного сигнала Советский патент 1986 года по МПК H04L27/14 

Изобретение относится к технике вязи и может быть использовано для риема сигналов с частотной манипуяцией.

Целью изобретения является увеичение объема принимаемой информации а счет уменьшения времени установения синхронизма.

На чертеже изображена структурая электрическая схема предлагаемоо приемника.

Когерентный приемник частотнома- ипулированного сигнала СЧМС содержит квадратурньш преобразователь 1, блок 2 тактовой синхронизации, блок 3 перемножения, первый блок 4 квад- ратурной обработки сигнала, первый фильтр 5 нижних частот, управляемый генератор 6, формирователь 7 опорных сигналов, блок 8 дельта-модуляторов, второй блок 9 квадратурной обработки сигнала, второй фильтр 10 нижних частот, реверсивный счетчик 11, первый ключ 12, накопительньй сумматор 13, второй ключ 14, сдвиговый регистр 15, блок 16 сравнения пороговьм блок 17, элемент 18 памяти, формирователь 19 управляющих сигналов,

Когерентный приемник ЧМС работа - ет следующим образом.

Входной сигнал, представляюгций собой узкополосньм процесс, поступает на квадратурный преобразователь 1 , в котором преобразуется в кзадратург ные составляющие, а также поступает в блок 2 тактовой-синхронизации, вьфабатывающий тактовые сигналы. При аналоговой обработке сигналов квад- . ратурные составляющие формируются в виде сигналов разностной частоты, выделяемых с помощью синхронного и фазового детекторов квадратурного - преобразователя I, При цифровой обработке сигналов квадратурные составляющие формируются в виде отсчетов . входного сигнала в моменты времени tj и t, отстоящие на ,

где - tiacTOTa несущей (централь- нал частота МН-сигнала).

Квадратурные составляющие с выходов квадратурного преобразователя I поступают в блок 3 перемножения и в первый блок 4 квадратурной обработки сигнала. В блоке 3 перемножения отсчеты квадратурных составляющих, отстоящие на время Т (Т - длительность информационного символа, пе1517

5

0

5

0

5

5

50

55

ремножаются меж,а,у собой и умножаются на сигнал (меандр)) тактовой частоты, В первом блоке 4 квадратурной обработки сигнала квадратурные составляющие перемножаются между собой и умножаются на меандр тактовой частоты. Вь ходной сигнал первого блока 4 квадратурной обработки сигнала, пропорциональный разности фаз между прини- маем1)11У1 и опорным сигналами несущей, сглаживается с помощью первого фильтра 5 нижних частот и используется управления частотой управляемого генератора 6, выходной сигнал которого в формирователе 7 опорных сигналов преобразуется в опорные сигналы, которые поступают с формирователя 7 опорных сигналов на второй и третий входы квадратурного преобразователя 1 и первый и второй входы блока 2 тактовой синхронизации.

Уменьшение времени установления синхронизма в когерентном при емнике ЧМС осуществляется за счет формирования дополнительного сигнала рассогласования в петле синхронизации несущей, не зависящего от ошибок тактовой синхронизации-, и установления начапьной синхронизации по, задержке с помощью разо -1кнутого (не следящего) измерителя задержки.

В блоке 8 д(2льта-модуляторов осуществляется преобразование входного сигнала з последовательность положительных или отрицательных импульсов. Отсчеты входного сигнала, соответст- ByTonajie квадратурным составляющим, в блоке 3 дельта-модуляторов сравниваются с порогами, и на выходы блока 8 дельта-модуляторов поступают положительные (отрицательные) импульсы, есу7и соответствующий отсчет превышает (не превьшает) порог. При положительных (отрицательных.) выходных сигнахЕах величина порогов увеличивается (;тУ1еньиается), что обеспечивает предсказание значений следующих отсчетов „

Вькодные сигналы блока 8 дельта- модуляторов, а также квадратурные составляющие с выходов квадратурного, преобразователя 1 поступают во второй блок 9 квадратурной обработки сигнала, в котором формируется разность попарных произведений выходных сигналов блока 8 дельта-модуляторов и квадратурнь1х составляющих

с выхода квадратурного преобразователя 1 .

Выходной сигнал второго блока 9 квадратурной обработки сигнала,сгла- женньй вторым фильтром 10 нижних частот, поступает в первьм фильтр 5 нижних частот, в котором складывается с выходным сигналом первого блока 4 квадратурной обработки сигнала,что ускоряет вхождение в синхронизм по несущей при наличии ошибок синхронизации тактов, а также поступает в реверсивный счетчик 11, который осуществляет накопление п , отсчетов (п п , где п - число отсчетов квадратурных составляющих, приходящихся на один информационный символ). Накопленное в реверсивном счетчике 11 число через первьм ключ 12 поступает в накопительный сумматор 13, выходной сигнал которого через второй клю

14поступает в сдвиговый регистр 15. После записи числа с выхода реверсивного счетчика 11 в накопительном сумматоре 13 первый ключ 12 переводится в другое состояние, и на вход накопительного сумматора 13 поступает число с выхода сдвигового регистра 15. Это число складывается с содержимым накопительного сумматора 13, а результат записывается.

в сдвиговый регистр 15, пройдя через второй ключ 14. Число ячеек в сдвиговом регистре 15 равно п/п. В процессе работы в сдвиговом регистре 15 который совместно с накопительным сумматором 13 выполняет функции ре- циркулятора, накапливается входной сигнал.

В течение k, тактов после включения выполняются суммирование числа с выхода реверсивного счетчика 1I с выходным числом сдвигового регистра

15и запись суммы в сдвиговый регистр 15.

В (k+l)-oM такте, после завершения перечисленных операций, первый и второй ключи 12 и 14 устанавливаются в такое положение, при котором числа с выхода сдвигового регистра 15 поступают в накопительный сумматор 13 и на вход сдвигового регистра 15, и, за время накопления отсчетов в реверсивном счетчике I 1 , осуществляется п/п сдвигов содержимого сдвигового регистра 15 и п/п сложений в накопительном сумматоре 13. В результате на выходе накопи0

5

0

5

0

5

0

5

тельного сумматора 13 получается чис-.. .rio Л (Т), величина которого пропорциональна логарифму апостериорной вероятности задержки принимаемых информационных сигналов. Это число 7 () поступает одновременно в блок 16 , сравнения и пороговый блок 17 и элемент 18 памяти. В блоке 16 сравнения число Л( сравнивается с числом, хранящимся в элементе 18 памяти, а также сравнивается с порогом в пороговом блоке 17. Результаты сравнения с выходов блока 16 сравнения и, порогового блока 17 поступают в формирователь 19 управляюш гх сигналов, который обеспечивает запись числа Л (Ту в элемент 18 памяти, если 7l fQ больше числа хранящегося в элементе 18 памяти. Каждый раз, когда осуществляется перезапись числа 1( , формирователь 19 управляющих сигналов устанавливает в исходное состояние блок 2 тактовой синхронизации, если л (1) превьш1ает порог в пороговом блоке 17. Превьшение порога означает, что на входе присутствует сигнал, причем максимальное значение fl (v соответствует правильной установке задержки опорных сигналов в блоке 2 тактовой синхронизации.Если в (k+l)-oM такте числа УГ() превышают порог в пороговом блоке 17, то блок 2 тактовой синхронизации оказывается правильно сфазированным относительно входного сигнала, и процесс установления синхронизма заканчивается. Если же в (k+)-oM такте не произошло ни одного превьшге- ния порога, что может быть в случае отсутствия полезного сигнала на входе когерентного приемника ЧМС, то процедура установления синхронизма повторяется.

Ф о р м .у л а изо б р е т е н и я

Когерентный приемник частотнома- нипулированного сигнала, содержащий квадратурный преобразователь, первый и второй выходы которого соединены соответственно с первым и вторым входами блока перемножения и с первым и- вторым входами первого блока квадратурной обработки сигнала, выход которого соединен с первым входом первого фильтра нижних частот, выход которого подключен к входу управляемого генератора, выход которого соединен с входом формирователя опорных

сигналов, первьи и второй выходы которого соединены соответственно с первым и вторым входами блока тактовой синхронизации, третий вход которого подключен к первому входу квадратурного преобразователя, второй и третий входы которого подключены соответственно к третьему и четвертому выходам формирователя опорных сигналов, при этом третий вход первого блока квадратурной обработки сигнала соединен с первым выходом блока тактовой синхронизации, второй выход которого соединен с третьим входом блока перемножения, о т л к ч а - ю щ и и с я тем, что, с целью увеличения объема принимаемой информации за счет уменьшения времени установления синхронизма, введены второй фильтр нижних частот, второй блок квадратурной обработки сигнала, реверсивный счетчик, два ключа, накопительный сумматор, блок дельта-модуляторов, сдвиговый регистр, пороговый блок, блок сравнения, блок памяти и- формирователь управляющих сигналов , первый выход которого соединен с- четвертым входом блока тактовой синхронизации, третий выход которого подключен к первому входу формирователя .управляющих сигналов, второй выход которого соединен с первым входом реверсивного счетчика, выход которого подключен к первому входу первого ключа, выход которого соединен с первым входом накопительного сумматора, выход которого соединен с первым входом блока памяти, с первым входом блока сравнения, с первым входом порогового блока и с первым входом второго ключа, выход которого

Составитель В,Чибисов Редактор Т.Парфенова Текред О.Гортвай

Заказ 3616/58 Тираж 624Подписное

ВНИИПК Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

0

5

0

подключен к первому входу сдвигового регистра, выход которого соединен с вторыми входами; первого и второго ключей, третьи входы которых подключены соответственно к третьему и четвертому выходам формирователя управляющих сигналов-, пятый выход которого соединен с вторым входом блока памяти, .выход которого подключен к второму входу блока сравнения, выходы которого соединены с.вторым входом формирователя управляющих сигналов, третий вход которого подключен к выходу порогового блока, при этом первый и второй выходы блока дельта-модуляторов соединены соответственно с вторым и третьим входами квадратурного преобразователя, первый вход которого соединен с входом блока дельта-модуляторов , третий и четвертый выходы которого соединены соответственно с первым и вторым входами второго блока квадратурной обработки 5 сигнала, выход которого соединен с вторым входом реверсивного счетчика и с входом второго фильтра нилших частот, выход которого.соединен с вторым входом первого фильтра нижних частот, третий вход которого подключен к шестому выходу формирователя управляющих сигналов, седьмой выход которого соединен с вторым входом сдвигового регистра, первьи и второй выходы квадратурного преобразователя соединены соответственно с третьим и четвертым входами второго блока квадратурной обработки сигнала, а восьмой и девятый выходы формирователя управляющих сигналов подключены соответственно к второму и третьему входам накопительного сумматора.

Корректор Т. Колб

Изобретение относится к технике связи. Увеличивается объем принимаемой информации за счет уменьшения времени установления синхронизма. Устр-во содержит квадратурный преобразователь 1, блок тактовой синхронизации 2, блок перемножения 3, блок квадратурной обработки сигнала (BKOCJ 4, фильтр нижних частот СФНЧ) 5, управляемый г-р 6, формирователь опорных сигналов 7. Цель достигается введением ФНЧ 10, БКОС 9, реверсивного счетчика 11, двух ключей 12 и 14, накопительного сумматора 13, блока дельта-модуляторов 8, сдвигового регистра 15, порогового блока 17, блока сравнения 16, эл-та памяти 18, формирователя управляющих сигналов 19, Уменьшение времени синхронизма в устр-ве осуществляется за счет форми- .рования дополнительного сигнала рас- согласованря в петле синхронизации несущей, не зависящего от ошибок тактовой синхронизации, и установления начальной синхронизации по задержке .-InЛ. СО .U сл