Устройство для воспроизведения цифровых сообщений Советский патент 1986 года по МПК G11B20/00 

Изобретение относится к области записи информацииiна носитель, а именно к устройствам для воспроизведения цифровых сообщений.

Цель изобретения - снижение погрешности воспроизведения.

На чертеже приведена схема устройства для воспроизведения цифровых сообщений.

Устройство для воспроизведения цифровых сообщений содержит блок 1 детектирования, подключенньй входом к входной пшне 2 и первым выходом через сдвигающий регистр 3 к входу буферного регистра 4, соединенного вьпсодами с входами преобразователя 5 кода, выход которого через блок 6 регистров подключен к входам буферного запоминающего устройства 7, первого 8 и второго 9 декодеров, и выходного регистра 10, выход которого соединен с выходной шиной 11. Маркирующий выход первого декодера 8 подключен через первый элемент 12 задерки к маркирующему входу второго деко- 25 осуществляется путем фиксации появдера 9. Кроме того, устройство содержит элемент 13 сравнения, элемент ИЛИ 14 и второй элемент 15 .задержки, причем элемент 13 сравнения: подключен первыми и вторыми входами соответственно к входам и выходам преобразователя 5 кода и выходом к одному входу элемента ШШ 14, другим входом соединенного с вторым выходом блока 1 детектирования и выходом через второй элемент 15 задержки с маркирующим входом первого декодера 8.

Устройство работает следующим образом.

Принимаемый по входной шине 2 сигнал демодулируется блоком 1 в последовательность элементов канального кода, поступающих на сдвигающий регистр 3, осуществляющий преобразование последовательного кода в параллельный, причем если в сигнале стирания нет, то на информационном выходе блока 1 формируется последова- т ельность двоичных сигналов, при наличии стирания (в случае неопределенности значения двоичного сигнала) на маркирующий выход вьщается маркирующий сигнал. На информационньй выход при этом блоТс 1 выдает нулевые элементы канального кода.

При накоплении в регистре 3 полной комбинации канального кода она переписывается в буферньй регистр 4 и затем преобразуется преобразователем 5 кода в соответствующий кодовый символ. На выходе преобразователя 5 кода вьфабатываются многоразрядные элементы поля Галуа, являющиеся символами кода, обнаруживающего и исправляющего отлибки, например кода Рида- Солокона. Эти символы передаются поблочно на входы блока 6 регистров, которые используются для компенсации

неравномерности поступления из канала кодовых символов. Одновременно элемент 13 сравнения определяет, являются ли кодовые комбинации рабочими, а в выявления запрещенных, не- рабочих комбинаций избыточного канального кода она вырабатывает для соответствующих символов маркирующий сигнал, характеризующий эти символы как ошибочные, который, как и маркирующи:й сигнал, передается через элемент ИЛИ 14, через второй элемент 15 задернски на маркирующий вход первого декодера 8.

Выявление нерабочих комбинаций

ления на выходе преобразователя 5 кода нулевого символа при условии,что канальная кодовая комбинация на входе преобразователя 5 кода отлична от комбинации, соответствующей нулевому сигналу. Из блока 6 регистров с постоянной тактовой частотой символы передаются в буферное запоминающее устройство 7, в котором кодовые символы перемещаются с целью исправления пакетов ошибок.

Из запоминающего устройства с фиксированным временем задержки кодовые символы поблочно передаются в декодер 8, в котором на основании вычисления и анализа синдромов и учета маркирующих сигналов определяется наличие в кодовом блоке до перемежения символов с ошибками; эти ошибки исправляются, и символы передаются обратно в буферное запоминающее устройство 7. При большом числе о11гй,бок и невозможности ICC локализации и исправления в первом декодере 8 последний возвращает в запоминающее устройство 7 неисправленные символы и одновременно для всех неисправленных символов кодового блока, как ненадежных, выдает первьш элемент 12 задержки маркирую- щче сигн;1лы.

Во второй декодер 9 символы после перемещения поступают поблочно из запом1 нающего устройства 7 также с фиксированным временем задержки, определяемым принятым законом перемещения. Одновременно в декодер 9 поступают из первого элемента 12 соответствующие этим символам маркирующие сигналы. Второй декодер 9 также на основании вычисления и анализа синдромов и учета маркирующих сигналов определяет наличие в кодовом блоке символов с ошибками,исправляет их и передает исправленными в запоминающее устройство 7, из которого через выходной регистр 10 последовательность символов с очень малой вероятностью в них ошибок передается на выходящую пшну 11,

Редактор В, Петраш

Составитель В. Добровольский

Техред М.Моргентал Корректор А. Тяско

Заказ 3711/52Тираж 543Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб.,д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Как видно, управление блоками предлагаемого устройства осуществляется с помощью блока, которьй (не показан) вьфабатывает сигналы опорной тактовой частоты, являющиеся синхронизирующими сигналами, поступающими во все узлы и обеспечиваю- их синхронную работу. Кроме того, в блоке управления вьфабатыва- ются управляющие сигналы для записи информации в буферное запоминающее устройство 7.

Использование изобретения позволяет существенно снизить погрешность воспроизведения цифровых сообщений по сравнению с базовым объектом.