Устройство для приема избыточной информации Советский патент 1983 года по МПК G08C19/28 

Изобретение относится к электросвязи, а именно к приемным устройст вам дискретных систем связи, исполь зующих составные сигналы с избыточностью, формируемые на основе двоичных помехоустойчивых кодов. Известно устройство для приема избыточной информации, содержащее приемник, пороговые селекторы, деко дёр, блоки буферной памяти, блоки регистров памяти, сумматор, блок вы Митания, усилитель и блок управлени Ьыдачей информации Г1 J Достоинством этого устройства 1вляется возможность практической реализации оптимального приема в целом. Недостаток устройства - сильное йлияние параметров отдельных блоков устройства на качество приема избыточной информации. Наиболее близким к предлагаемому rto технической сущности является ус р ойство для приема дискретной информации, содержащее приемник инфор мации, вход которого подключен к входу Устройства, выход - к входу буферного блока памяти, первый выхо буферного блока памяти соединен с :П1ервым входом блока управления выда чей информации и через пороговый се лектор - с первым входом декодера и входом первого блока регистра памяти, выход которого соединен с первым Е)хо дом сумматора по модулю два, выход декодера соединен с первым входом второго блока регистров памяти, пер вый выход и второй вход которого со динены соответственно с вторым входом и выходом блока,управления выдачей информации, второй выход блока регистров соединен с выходом устройст причем выход третьего блока регист ров памяти соединен с вторым входом декодера, вторые выходы буферного блока памяти соединены через решающий блок с вторыми входами сумматор по модулю два, выходы которого соединены с входами третьего блока регистров памяти С23 Известное устройство обеспечивае высокую помехоустойчивость приема составных сигналов с избыточностьЮц так как реализует прием сигналов в целом, используя при этом только э 1ёменты дискреУНой техники. Оно позволяет рбраЬатывать сложные сигналы, формируемые на основе и недвоичных избыточных кодов. Данное устройство реализует способ декодирования в целом по методу соседней зоны, характерной особенностью которого является формирование двух двоичных кодовых комбинаций: первая определяет грубую оценку сложного избыточного сигнала, а вторая ( единичного веса ) соответствует наиболее вероятному вектору ошибки. Операция исправления ошибок в известном устройстве заключается в параллельном поразрядном суммировании указанных двоичных кодовых комбинаций с помощью блока сумматоров по модулю два. Ее результат определяет вторую грубую оценку избыточного сигнала, которая запоминается во втором двоичном регистре. В известном устройстве нерационально используются блок сумматоров по модулю два и второй двоичный регистр. Наличие функционально пассивных блоков блока сумматоров по модулю два второго двоичного регистра обуславливает неоправданную сложность 1звестного устройства, снижает его технологичность, экономичность и надежность функционирования, а в конечном счете и помехоустойчивость приема сигналов с избыточностью. Цель изобретения - упрощение устройства путем исключения функционально пассивных блоков. Указанная цель достигается тем, что в устройство для приема избыточной информации, содержащее приемник вход которого является входом устройства, выход приемника соединен с входом буферного блока памяти, первые выходы которого соединены с входами формирователя двоичных кодовых комбинаций единичного веса, второй выход через пороговый селектор - с входом двоичного регистра и непосредственно с первым входом блока сравнения , первый выход и второй вход которого соединены соответственно с первым входом и выходом блока регистров памяти, вторые вход и выход блока регистров памяти соединены соответственно с выходом декодера и выходом устройства, введены преобразователь информационных сигналов и элемент ИЛИ , выход которого соединен с входом декодера, выход двоичного регистра и выход формирователя двоич ных кодовых комбинаций единичного веса соединены соответственно с ин(хэрмационным и управляющим входами преобразователя информационных сигналов, выходы которого соединены соо ветственно с первым и вторым входами элемента ИЛИ, третий выход которого подключен к выходу порогового селек тора. Кроме того, преобразователь информационных сигналов выполнен на триггере, ключах и инверторе, выходы триггера соединены с управляющими входами ключей, выход первого ключа через инвертор и выход второго ключа непосредственно соединены соответственно с первым и вторым выходами преобразователя информационных сигна лов, информационные входы ключей и вход триггера соединены соответствен но с информационным и управляющим входами преобразователя информационных сигналов. На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - функциональная схема логического блока. Устройство для приема избыточной информации содержит следующие блоки -приемник 1 (демодулятор J, осуществляющий преобразование входного составного сигнала с избыточностью в выходной аналоговый составной избыточный сигнал. Режим его функционирования определяется используемыми элементарными канальными сигналами (т.е. видом модуляции )и способом их обработки (когерентный, некогерен ный и т.д.j; -буферный блок 2 памяти, в котором запоминается составной аналоговый сигнал с избыточностью. Считываться из данного блока указанный сигнал может многократно (с регенера цией ); -пороговый селектор 3, представляющий, собой нелинейный однопороговый блок, в котором величина порога определяется характеристиками канала и выставляется оператором вручную/ -декодер 4, отождествляющий входные двоичные кодовые комбинации полного безизбыточного кода с выходными разрешенными кодовыми комбинаци ями избыточного кода- . -блок 5 регистров памяти, в кото ром запоминаются две разрешенные кодовые комбинации, -блок 6 сравнения. С- его помощью определяется та из двух разрешенных кодовых комбинаций, хранящихся в блоке 5, которая в наиболыией степени соответствует входному сигналу. По команде из блока 6 в блок 5 двоичных регистров памяти выдает на выход устройства ту или другую разрешенную кодовую комбинацию ( или ее информационные символы для разделимых кодов, или соответствующую комбинацию двоичного полного хода ); -двоичный регистр 7- В него записывается и хранится заданное время . двоичная кодовая комбинация - первая грубая оценка избыточного сигнала} -формирователь 8 двоичных кодовых комбинаций единичного веса, состоящий из генератора линейно изменяющегося напряжения, элементов Сравнения, Элемента ИЛИ и двоичного регистра. Данный формирователь определяет минимальный разностный сигнал. Его номер соответствует номеру единичного разряда выходной двоичной комбинации единичного веса; -элемент ИЛИ 9 служит для согласования выходов логического блока и порогового селектора с входом декодера;-преобразователь 10 информационных сигналов, состоящий из ключей 11 и 12, триггера 13 и инвертора (элемент . На его информационный вход последовательно подается двоичная кодовая комбинация - первая грубая оценка избыточного сигнала. На его управляющий вход из формирователя 8 поступает двоичная комбинация единичного веса, причем синхронно с комбинацией по информационному входу. Для всех нулевых управляющих сигналов соответствующие информационные сигналы блока без изменения проходят на его выход. Единичный управ ляющий сигнал изменяет соответствующий информационный сигнал на противвоположный, инвертированный сигнал выдают по отдельному выходу. Сущность работы устройства заключается в следующем. На выходе порогового селектора в результате нелинейной обработки из совокупности входных разностных аналоговых сигналов формируют совокупность сигналов (символов являющуюся первой грубой оценкой избыточного сигнала. Из аналогового разностного сложного сигнала с помощью рещающега блока формируют таю«е двоичную кодовую комбинацию единичного веса, отображающую вектор наиболее вероятной ошибки. Номер единичного символа в этой комбинации соответствует номеру ошибочного символа в комбинации первой грубой оценки с определенной вероятностью, что учитывается алгори нами функционирования известного и предлагаемого устройств. Комбинация ошибки хранится в выходном регистре решающего блока, а первая грубая оценка хранится в первом двоичном регистре до тех пор, пока в декодер осуществляется декодирование комбине ции первой грубой оценки. По окончании этого процесса из указанных регистров последовательно через логический блок считываются двоичные комбинации. На выход логического блока проходят без изменения все двоичные символы комбинации первой грубой оценки за исключением одного символа, которому соответствует единичный символ комбинации, считываемой из выходного регистра решающего блока. Предлагаемый алгоритм не требует использования второго двоичного регистра, а вместо сложного блока сумматоров по модулю два применяют простой логический блок.- Остальные операции такие же как и в известном устройстве. Устройство для отработки избыточно информации работает следующим образом. Составной сигнал с избыточностью из канала связи поступает в приемник 1, где преобразуется в выходную совокупность разностных элементарных аналоговых величин X (Х, Х, Х, ,) где - количество элементарных сигналов а составном избыточном сигнале или количество двоичных символов в комбинации избыточного кода. Эта аналоговая комбинация X запоминается в буферном блоке 2 памяти. Далее аналоговые сигналы X. поступают на вход порогового селекто ра 3. который преобразует их в двоич ные сигналы (символы ) У|/ 1, П/. Двоичные сигналы У.- подаются в двоич ный регистр 7 и на вход декодера k, который отождествляет двоичную кодовую комбинацию У (УЧ, УО, УЗ У ) с ближайшей выходной разрешенной двоичной кодовой комбинацией У i Эта комбинация записывается и хранится в блоке 5 регистров памяти. Из буферного блока 2 памяти анало говые разностные сигналы также параллельно считываются в формирователь 8, в котором определяется наименьший из аналоговых сигналов. На выходе формирователя 8 формируется двоичная кодовая комбинация, в которой единичный символ находится в разряде с тем же номером, что и наименьший аналоговый символ. Другие (,п - 1) разрядов нулевые. Эта двоичная кодовая комбинация единичного веса запоминается в выходйЬм двоичном регистре формирователя 8. После того, как процесс декодирования в декодере заканчивается из двоичного регистра 7 и реги.стра формирователя 8 в преобразователь 10 подаются синхронные двоичные кодовые комбинации. На выходе преобразователя 10 формируется вторая грубая оценка ( двоичная кодовая комбинация избыточного сигнала. Эта комбинация отличается от комбинации первой грубой оценки в разряде, номер которого совпадает с номером наименьшего по амплитуде аналогового символа. Процесс преобразования первой оценки во вторую следующий. С выхода двоичного регистра 7 комбинация последовательно поступает на информационные входы ключей 11 и 12. Управляются ключи двоичными символами, поступающими с выхода ( последовательно ) решающего блока на вход триггера 13. Если на вход триггера 13 поступает нулевой сигнал, то открыт ключ 11. Если на вход триггера подается единичный сигнал, то ключ 11 закрывается, ключ 12 открывается и соответствующий информационный сигнал, изменяясь на противоположный, с помощью инвертора 14 поступает на выход преобразователя 10. Выходные сигналы логического блока через элемент ИЛИ 9 поступают, на вход декодера 4, в котором отождествляются с разрешенной двоичной кодовой комбинацией. Эта комбинация запоминается в блоке 5 регистров памяти. В блок 6 сравнения поступают точная оценка/ избыточного сигнала X, считываемая из блока 2, и двоичные разрешенные кодовые комбинации У и У 2- В блоке 6 определяется: какая из двух разрешенных комбинаций больше

1. УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом буферного блока памяти, первые выходы которого соединены с входами формирователя двоичных кодовых комбинаций единичного веса; второй выход через пороговый селектор - с входом двоичного регистра и непосредственно с первым входом блока сравнения, первый выход и второй вход которого соединены соответственно с первыми входом и выходом блока регистров памяти, вторые вход и выход блока регистров памяти соединены соответственно с выходом декодера и выходом устройства, о т личающеееся тем, что, с целью упрощения устройства, в него введены преобразователь информационных сигналов и элемент ИЛИ, выход которого соединен с входом декодера, выход двоичного регистра и выход формирователя двоичных кодовых комбинаций единичного веса соединены соответственно с информационным и управляющим входами преобразователя информационных сигналов, выходы которого соединены соответственно с первым и вторым входами элемента ИЛИ, третий выход которого подключен к i выходу порогового селектора. 2. Устройство по п. Г, а т л и W чающееся тем, что преобразователь информационных сигналов выполнен на триггере, ключах и инверторе, выходы триггера соединены с управляющими входами ключей, выход первого ключа через инвертор и выход второго ключа непосредственно ;ое- , динены соответственно с первым и со вторым входами преобразователя инфорtsD мационных сигналов, информационные 4 входы ключей и вход триггера соедине ны соответственно с информационным и управляющим входами преобразователя информационных сигналов. .