Процессор быстрого преобразования Фурье Советский патент 1986 года по МПК G06F15/332 

Изобретение относится к специализированным вьмислительным устройства цифровой обработки сигналов, использующим алгоритм быстрого преобразования Фурье (БПФ), может быть использо вано в звуко- и радиолокации, в технике связи и телеметрии для анализа биологических и сейсмических сигнало и других областях техники, использующих спектральный и.корреляционный анализ, а также быструю свертку.

Цель изобретения - упрощение процессора.

На чертеже приведена функциональная схема процессора быстрого преоб- разования Фурье.

Процессор содержит информационный вход 1 процессора, входной коммутатор 2, элемент 3 задержки, сумматор 4, вычитатель 5, выходной комму- татор 6, коммутатор 7, умножитель 8 на постоянный коэффициент, умножитель 9, блок 10 постоянной памяти, счетчик 11, информагщонный выход процессора 12,

Устройство работает следующим образом.

На каждый очередной входной отсч устройство вьщает выходной отсчет, при этом операции, выполняемые уст- ройством, однозначно определяются счетчиком 11, работающим синхронно с входными отсчетами. Все операции производятся над комплексными числами, каждый каскад выполняет базовую операцию, описываемую формулами: при d,0;

, при

где d(2n-n-)mod 2,

я М-И

,N-1;- t+2 ;

,

n - номер каскада; N - размер, преобразуемого массива; N.

ik- Входной коммутатор 2 направляет

отсчеты со входа каскада в элемент задержки (будущие а) либо на вычитатель 5 и сумматор 4 (текущее а„ и одновременно результаты Ь в эле- мент 3 задержки. Выходной коммутатор 6 направляет на выход каскада храняпщеся в элементе 3 задержки

4

результаты Ь либо результаты с сумматора 4 (теку1цие Ь) и одновременно из элемента 3 задержки (задержанные там а) на вычитатель 5 и сумматор 4.

Коммутаторы 7, стоящие после п-го каскада, выполняют операцию: . ; f-b j при ,,, 1;

Ч Ч

Ib при d d, 0;

Умножители на постоянный коэффициент 8 выполняют операцию:

. тт , fe при d,d,,, 1;

Ч

И-1 Умножители 9 выполняют операцию умножения на поворачивающие множи- тачи t

exp(-JTTV),

м

Е

V IT -

р-п-г S-h + l . Ь-

Ч Е ZI

-S + P

2 d, d, , 2-- d, d, .

Поворачивающие множитель на умножитель 9 подаются из блока 10. Значение индекса t во всех формулах определяется значением с двоичного счетчика- 11.

Длина элемента задержки в п-ом каскаде составляет N/2 .

Формула изобретения

Процессор быстрого преобразования Фурье, содержащий М вычислительных блоков (,N-pa3Mep преобразования), блок постоянной памяти и счетчик, информационный выход которого подключен к адресному входу блока постоянной памяти, а счетный вход счетчика является тактовым входом процессора, причем каждьш вычислительный блок содерж|1т входной и выходной коммутаторы, элемент задержки сумматор и вычитатель, выход которого подключен к первому информационному входу входного коммутатора, первы выход которого подключен к входу элемента задержки, выход которого подключен к первому информационному входу выходного коммутатора, первый выход которого подключен к первому входу вычитателя и первому входу сумматора, выход которого подключен к второму информационному входу выходного коммутатора, второй вход вычитателя соединен с вторым входом сумматора и подключен к второму выходу входного коммутатора, управляющий вход которого соединен с управляющим входом выходного коммутатора и под- ключел к информационному выходу счетчика, второй информационный вход входного коммутатора первого вычислительного блока является информацион

нын входом процессора, а второй выход выходного коммутатора М-го вычислительного блока является информационным выходом процессора, отличающийся тем, что, с целью упрощения, он содержит 2М/3 коммутаторов, (М-1)/3 умножителей и М/3 умножителей на постоянный коэффициент, причем второй выход выход ного коммзтатора i-ro вычислительного блока (,4,7...) подключен к инфор- мационному входу 2(1+2)/3-1-го коммутатора , выход которого подключен

10

15

i 20

9533

к второму информационному входу входного коммутатора (1-«-1)-го вычислительного блока, второй выход выходно- - го коммутатора которого подключен 5 к информационному входу 2(1+2)/3-го коммутатора, выход которого подключен к входу (1+2)/3-го умножителя на постоянный коэффициент, выход которого подключен к второму информационному входу входного коммутатора i+2-co. вычислительного , второй выход выходного коммутатора которого ,под- ключен к первому входу (1+2)/3-го умножителя, выход которого подключен к второму информационному входу входного коммутатора i+3-го вычислительного блока, второй вход 2(1+2)/3-го умножителя подключен к выходу блока постоянной памяти,, а информационньй выход счетчика подключен к управляющим входам всех 2М /3 ком- , мутаторов..

Изобретение относится к специализированным, вычислительным устройствам цифровой обработки сигналов, ис.пользующим алгоритм быстрого преобразования Фурье, и может быть использовано .л звуко- и радиолокации, технике связи и других областях. Цель изобретения - упрощение устройства при сокращении основных характеристик по быстродействию. Поставленная цель достигается тем, что процессор имеет в своем составе М вычислительных блоков ( N, N - размер преобразования) , 2М/3 коммутаторов, (М-1)/3 умножителей и М/Э умножителей на постоянный коэффициент (1-j), блок постоянной памяти и счетчик, при этом каждый вычислительный блок содержит входной и выходной коммутаторы, сумматор, вычитатель и элемент задержки с соответствующими связями. 1 ил. i О) СП со

r AffCAod (ac/«jd

7 8

ОСИ

(acMd , 4 mMcd / /дагл 9

Ю

Составитель А.Баранов Редактор С.Патрушева Техред о.ГортвайКорректор С.Шекмар

Заказ 4326/50Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. А/5

Производственно-полиграфическое предприятие г.Ужгород, ул.Проектная, 4