Устройство для отображения информации Советский патент 1986 года по МПК G06F3/153 

Изобретение относится к вычислительной технике и может быть использовано для вывода графической информации из ЭВМ на пульты управления, например, устройства числового прог- pa rмнoгo управления станками.

Цель изобретения - повышение быстродействия устройства.

На фиг.1 изображена структурная схема устройства; на фиг.2 - структурная схема блока сопряжения.

Устройство содержит первый генератор 1 импульсов, блок 2 синхронизации, счетчик 3, блок 4 буферной памяти, первый коммутатор 5, регистр 6, блок 7 сопряжения, формирователь 8 видеосигнала, второй генератор 9 импульсов, второй коммутатор Ю, первый триггер 11, элемент ИЛИ 12, задатчик 13 кода числа нуль, третий коммутатор 14, канальный приемопередатчик 15, дешифратор 16 команд, второй триггер 17, третий триггер 18 выход 19 устройства.

Генераторы 1 и 9 представляют собой генераторы импульсов, например мультивибраторы, причем частота второго генератора 9 вьше частоты первого генератора 1. Частота первого генератора 1 выбирается такой, чтобы частота смены кадров изображения соответствовала стандартной частоте 50 Гц. Частота второго генератора выбирается максимально возможной для обеспечения минимального времени обнуления блока 4 буферной памяти и ограничивается быстродействием элементов памяти.

Блок 2 синхронизации содержит в своей основе счетчик (делитель частоты) и логические элементы для формирования синхронизирующих импульсов необходимой длительности и частоты. С первого выхода на счетный вход счетчика 3 поступает частота, определяемая количеством точек на экране с второго выхода на формирователь видеосигнала поступает частота, с которой выдается на экран информация а с третьего выхода через элемент ИЛИ 12 на вход установки счетчика 3 в О поступает частота, равная частоте кадровой развертки - 50 Гц„ Счетчик 3 вьтолнен по схеме двоичного нереверсивного счетчика с последовательным переносом, имеющим счетный вход и вход установки в О.

Блок 4 буферной памяти представляет собой набор элементов памяти, статической или динамической. Регистр 6 представляет собой статический регистр с параллельной записью информации и с выходом информации в параллельном коде. Коммутаторы 5, 10 и 14 представляют собой набор переключающих логических; элементов и отличают ся только количеством переключаемых разрядов. Число разрядов первого коммутатора 5 равно числу адресных разрядов блока 4 буферной памяти. Число разрядов третьего коммутатора 14 равно числу разрядов данных блока 4 буферной памяти. Второй коммутатор 10

5 переключает только одну цепь. Формирователь 8 видеосигналов представляет собой преобразователь параллельного кода в последовательный и в основе своей содержит сдвиговый регистр,

0 который управляется, сигналами с блока 2 синхронизации.

Триггер i1 представляет собой триггер с разделительными входами установки в О и 1. Задатчик 13

5 кода числа нуль представляет собой элемент, на выходе которого постоянно установлен потенциал О.

Блок 7 сопряжения состоит из канальных приемопередатчиков I5 для

0 согласования с магистралью ЭВМ (не показана), дешифратора 6 команд, триггера. -1.7 для формирования управляющего сигнала первого коммутатора и триггера 18 для формирования сигна5 ла Чтение-запись для блока 4 буферной памяти (в устройстве увеличен объем дешифратора для формирования сигнала Сброс, который запоминается в триггере 11).

Q Устройство работает следующим образом.

В первом режиме осуществляется вьшод информации из ЭВМ в блок 4 буферной памяти. Триггер 11 находится в исходном состоянии, поэтому к информационному входу блока.4 буферной памяти подключен через третий коммутатор 14 выход блока 7 сопряжения. Адрес ячейки, в которую должна заноситься информация, записьгоается в регистр 6. На управляющем входе блока 4 буферной памяти устанавливается режим Запись, адресный вход подключается к регистру 6 через первый коммутатор 5, который переключается по сигналу первого выхода блока 7 сопряжения, после чего на втором выходе блока 7 сопряжения появляются

5

данные, которые через третий коммутатор 14 записьюаются в блок 4 буферной памяти по заданному адресу.

Во втором режиме устройство работает автономно, так как триггер 11 находится в исходном состоянии, на вход блока 2 синхронизации через второй коммутатор 10 поступает частота с первого генератора 1. Адресный вход блока 4 буферной памяти подклю- чек через первый коммутатор 5 к выходу счетчика 3, содержимое которого последовательно изменяется от нуля до числа, определяющего максимальный адрес ячейки памяти. С третьего выхо да блока 2 синхронизации с частотой кадровой ра-эвертки поступают импульсы установки счетчика 3 в О, На управляющем входе блока 4 буферной памяти устанавливается режим Чте- ние, и данные из блока 4 буферной памяти поступают на вход формирователя 8 видеосигналов и по тактовым импульсам с выхода блока 2 синхронизации поступают на выход 19 устрой- ства. Таким образом вся информация, записанная в блок 4 буферной памяти, поступает на выход 19 устройства, к которому подключен блок индикации (не показали) . Частота генератора 1 выбирается такой, чтобы выдача всего массива информации из блока 4 буферной памяти происходила со стандартно частотой 50 Гц.

В третьем режиме по команде ЭВМ с четвертого выхода блока 7 сопряжения устанавливается триггер 11 и через элемент ИЛИ 12 счетчик 3 устанавливается в О. Сигналом с выхода триггера переключается третий комму- татор 14, который подключает к информационному входу блока 4 буферной памяти выход задатчика 13 кода числа нуль. К входу блока 2 синхронизации подключается через второй комму- татор 10 второй генератор 9, имеющий более высокую частоту относительно генератора 1. Счетчик 3 последовательно перебирает все адреса ячеек памяти и по переполнению устанавли- вает триггер 11 в исходное состояние Таким образом, во все ячейки блока 4 буферной памяти записывается О. Частота генератора 9 выбирается исхо

510 15 20 25 зо

5 0

5

дя из бьгстродеГтствия элементов памяти.

Формула изобретения

Устройство для отображения информации, содержащее первый генератор импульсов, блок синхронизации, первый выход которого соединен со счет- 1тым входом счетчика, а второй выход соединен с тактовым входом формирователя видеосигналов, выход которого является выходом устройства, первый коммутатор, адресный вход которого соединен с выходом счетчика, информа- ционньй вход - с выходом регистра, а управляющий вход - с первым выходом блока сопряжения, первый вход которого является входом устройства, блок буферной памяти, адресный вход которого соединен с выходом первого коммутатора, а выход - с информационным входом формирователя видеосигнала и с вторым входом блока Сопряжения, второй выход которого соединен с входом регистра, а третий выход с управляющим входом блока буферной памяти, отличающееся тем, что, с целью повьш1ения быстродействия, оно содержит второй генератор импульсов, второй коммутатор, триггер, элемент ИЛИ, задатчик кода числа нуль и третий коммутатор, адресный вход которого соединен с вторым выходом блока сопряжения, информационный вход - с выходом задатчика кода числа нуль, выход - с информационным входом блока буферной памяти, а управляющий вход - с выходом триггера, первый вход которого соединен с четвертым выходом блока сопряжения, а второй вход - с выходом переполнения счетчика, первый и второй информационные входы второго коммутатора соединены с выходами первого и второго генераторов импульсов соответственно, управляющий вход - с выходом триггера, а выход - с входом блока синхронизации, третий выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с четвертым выходом блока сопряжения, а выход - с входом установки в О счетчика.

Редактор Е.Копча

Составитель Л.Абросимов

Техред О.СопкоКорректор С,Черни

4411/45

Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб, , д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Про ектная 4

ФизЛ

Фиг.2

Изобретение относится к вычислительной технике и может быть использовано для вьшода графической информации из ЭВМ. Целью изобретения является повьшение быстродействия. Устройство содержит два генератора импульсов, блок синхронизации, счетчик, блок буферной памяти, три коммутатора, регистр, блок сопряжения, формирователь видеосиг; алов, триггер, элемент ИЛИ и формирователь числа нуль. ГТовьппение быстродействия обеспечивается введением элементов, обеспечивающих ускоренное обнуление блока буферной памяти, 2 -ил.