Многоканальное устройство приоритета Советский патент 1986 года по МПК G06F9/50 G06F13/364 

1

Изобретение относится к вычислительной технике, в частности к уст ройствам приоритета, и может быть использовано в вычислительных системах с несколькими проххессами, .использующими через единую магистраль обп1;ие внешние устройства.

Цель ..изобретения - расширение функциональных возможностей за счет обеспечения оперативного изменения приоритета.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит процессоры 1 внешние устройства 32 (или блоки памяти), общую магистраль 3. Многоканальное устройство 4 приоритета содержит каналы 5, объединенные связью 6 (линия занятия магистрали) входы 7 сброса устройства, выходы 8 прерывания, входы 9 задания приортета, запросные входы 10 устройства вход-выход II канала, а каждый канал содержит триггеры 12 и 13, элементы И 14 -. 17, элемент ИЛИ 18, элемент НЕ 19, формирователь 20 импульсов, генератор 21 импульсов, счетчик 22,

Устройство работает следующим образом,

В исходном состоянии-, когда общая магистраль 3 не занята и нет запросов со сторонь процессоров 1, на линии 6 занятия магистрали 3 находится высокий потенциал, триггеры 12, 13 и счетчик 22 сброшены. При появле- НИИ запроса в одном из процессоров 1 на входе 10 появляется положительный потенциал, который в подключенном к нему.канале 5 устанавливает в единичное состояние триггер 13 и через элементы И 14 и ИЛИ 18 включает Триггер 12, сигнал с единичного выхода которого соединен с первым входом элемента И 17, а также через формирователь 20 устанавливает нулевой потенциал на линии 6 занятия магистрали, которая в этом состоянии фиксирует занятие общей магист- рали 3. Этот сигнал через.элемент НЕ 19 поступает. Ha.i второй вход элемента И 17, сигнал с выхода которого по выходу 8 прерывания извещает процессор 1 о том, что.магистраль 3 процессором 1 занята, формирователь 20 осуществляет формирование импульсов по мощности, длительности и их инверсию. Формирователь 20 выполняется с открытым коллекто510812

ром на.выходе и может быть реализован любым из известных способов, в частности элементов НЕ с открытым коллектором. Параллельное подключе- 5 ние нескольких формирователей 20 к линии 6 занятия магистрали позволяет формировать сигнал на этой линий в соответствии с функцией логического эл.емента ИЛИ с инверсией, 10 причем отключение питания формирователя 20 не влияет на общее состояние линии 6 занятия магистрали,

I После выполнения сеанса связи

J5 процессора 1, занявшего общую магистраль 3, с одним из внешних устройств 2 по общей магистрали 3 на входе 7 появляется импульс сброса, который устанавливает триггеры 12 и 13 в исходное состояние. Триггер 12 через формирователь 20 устанавливает на линии 6 занятия магистрали положительный потенциал, который сигнализирует остальным каналам 5 о том, что общая магистраль 3 свободна. Если сигналы запроса от ескольких Процессоров 1 приходят в интервале времени, когда общая магистраль 3 занята, при этом уста-

навливается в единицу триггер 13, . а установка триггера 12 блокируется на входе элемента И 14 нулевым потенциалом, приходящим с линии 6 занятия магистрали. Далее процессоры 1 (выдавшие.запросы на занятия магистрали) продолжают выполнение своей программы. В момент освобожения общей магистрали 3 на линии 6 занятия магистрали .-появляется положительный потенциал, который по переднему фронту через элемент И 16 запускает генератор 21, импуль- . сы которого начинают поступать на счетный вход счетчика 22, После прохождения определенного количества импульсов (определяемых коэффи- . хщентом пересчета счетчика 22) на выходе счётчика 22 появляется высокий потенциал,который через элементы И 15 и ИЛИ 16 устанавливает триггер 12 в единичное состояние. Далее единичный выход триггера 12 через формирователь 20 устанавливает на линии 6 занятия магистрали нулевой потенциал, сигнализирующий о занятии

общей магистрали 3, а остальным процессорам 1 блокирует . возможность установления в каналах 5 триггера 12. Этот же сигнал через эле

3

мент,НЕ 19 поступает на второй вход элемента И 17, сигнал с выхода которого по выходу 8 прерывания извещает процессор 1 .о том, что общая магистраль 3 процессором 1 занята. .Приоритет процессора 1 определяется интервалом времени от начала поступления импульсов на счетный вход счетчика 22 до момента появления единичного потенциала на выходе счетчика, т.е. коэффициентом пересчета счетчика 22, при этом чем вьше коэффициент пересчёта счетчика (тем больше интервал времени), тем ниже приоритет процессора. Коэффициент пересчета счетчика 22 задается процессором по входу 9 и может изменяться,

Формулаизобрет.ения

Многоканальное устройство приоритета, содержащее в каждом канале .два триггера, три элемента И, элементы ИЛИ, НЕ, формирователь импульсов, причем вход сброса первого триггера канала соединен с соответствующим входом сброса устройства, выход первого триггера канала соединен с входом формирователя импульсов канала и с первым входом первого элемента И канала, выход формирователя импульсов канала через элемент НЕ соединен со вторым входом первого элемента И и с первым входом второго элемента И, каждый запросный вход устройства соединен с входом установ510814

ки второго триггера и с первым вхо дом третьего элемента И соответствую-- щего канала, выходы формирователей импульсов каналов объединены между 5 собой, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения, оперативного изменения приоритета, оно содержит в каждом канале чет10 вертый элемент И, генератор импуль- сов и счетчик, причем вход сброса счетчика канала соединен с соответствующим- входом сброса устройства и ВХ.ОДОМ сброса второго триггера,

15 выход которого соединен с первым входом четвертого элемента И, второй вход которого уСоединен с выходом формирователя импульсов и вторым входом третьего элемента И,

20 выход четвертого элемента И канала соединен с входом запуска генератора импульсов, выход которого соединен с счетным входом счетчика, выход счетчика соединен с вторым

5 входом второго элемента И, информационный вход счетчика соединен с соот- .ветствующим входом задания приоритета устройства, выход первого элемента И канала соединен с соответствующим

0 выходом прерывания устройства, выходы второго и третьего элементов И канала соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с вхо-

дом установки первого триггера. З

Изобретение относится к вычислительной технике, в ;частности к устройствам приоритета. Цель изобретения - расширение функциональных возможностей. Многоканальное устрой- :ство приоритета содержит два триггера, четьфе злемента И элементы ИЛИ, НЕ, формирователь импульсов, генератор импульсов счетчик импульсов. Новым в устройстве является введение четвертого элемента И , генератора импульсов и счетчика, что позволяет обеспечить оперативное изменение приоритета. 1 ил

Составитель Г. Пономарева Редактор Т. Митейко Техред И.Гайдош Корректор М. Самборская

Заказ 4412/46 Тираж 671Подписное

ВШВДШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно полиграфическое предприятие, г. Ужгород, ул. Проектная, 4