Аналого-цифровое устройство для возведения в куб Советский патент 1986 года по МПК G06G7/20 G06F7/552 

« .

Изобретение относится к автоматике и вьтчислительной технике и может найти применение в управляющих системах и гибридных вычислительных устройствах для вычисления в следящем режиме квадратичной и кубической функций от аналогового сигнала с представлением результата в цифровой форме.

Целью изобретения является повы шение быстродействия и расширение частотного диапазона обрабатьшаемых сигналов.

На фиг. изображена блок-схема аналого-дифрового устройства для

возведения в куб на фиг.2 - схема генератора синхроимпульсов,

Устройство (фиг л 1) содержит.вычитающий узел 1, цифроаналоговый преобразователь (ЦАП) 2, первый сумма- тор 3, нуль-орган 4, блок 5 пороговых элементов, приоритетный блок 6, .шифратор 7, первый блок 8 сдвига, второй су 1матор 9, второй блок 10. сдвига, третий сумматор 1I, генера- тор 12 синхроимпульсов, информадион ный вход 13, выходы 14 и вход 5 запуска.

Генератор 12 синхроимпульсов (фиг.2) содержит генератор 16 такхо вых импульсов, с первого по третий элементы задержки, первый и второй элементы ИЛИ 20 и 21.

Устройство работает следующим образом.

Сигнал по входу 15 устройства осуществляет обнуление первого 3, втрого 9 и третьего 1 сумматоров и запуск генератора 12, который начинает вьщавать по четвертому выходу основную серию импульсов С,, по первому выходу - задержанную на время t переходного процесса в приоритетном блоке 6, т.е. на четверть такта, серию импульсов Cg, по второму вы- ходу - совмещенную первьм элементом ИЛИ 20 серию импульсов С и задержанную еще на четверть такта с помоп1ыо элемента 18 задержки серию импульсов С, по третьему выходу - совмещенные серии Cg, С-з и з:адержанную еще на четверть такта серию €4 с выхода элемента 19 задержки, объединенные вторым элементом ИЛИ 21.

Вычитающий узел 1 определяет раз- ность uU между входным аналоговым сигналом Хд по входу I3 и напряжением обратной связи с выхода ЦАП

0 5

0

5

0

5

132

2. дИ прикла,п,ывается к входу нуль- органа 4, который определяет знак разности ли, и входом блока 5 пороговых элементов; которые срабатывают при достижении напряжением разности значений порогов, на которые настроены соответствуюп1ие пороговые элементы блока 5, например для двоичной системы счисления пороги составляют 1,2,4,..,. условных единиц весом 2 младшего разряда. Цриори- тетный блок 6 в моменты времени, определяемые тактовыми импульсами основной серии С, с четвертого выхода генератора 12, выбирает.старший по весу пороговый элемент блока 5 из- числа сработавших элементов и запоминает его на элементах памяти, входящих в состав приоритетного блока 6.

В этот же момент времени нуль-орган 4 фиксирует знак разности и U.

Коды с выхода приоритетного блока

6представляют собой приращения uU, округленные до значения, кратного степени двойки, т.е. единицу в соответствующем разряде кода. Пй-гфратор

7формирует номер позиции этого разряда, т.е.. превращает позиционный код в двоичный, который поступает на входы управления сдвигом блоков

8и 10 сдвига, которые передают коды содержимого первого сумматора 3 на второй 9 и второго сумматора 9 на третий 11 со сдвигом на соответствующее число разрядов. Сигнал знака разности с выхода нуль-органа

4 настраивает сумматоры 3, 9 и 11 па выполнение операций сложения или вычитания.

В моменты времени, определяемые серией импульсов С, к содержимому сумматора 3 (X;) добавляется округленное до старшего разряда (йХ, + /) .приращение входного сигнала, к содержимому сумматора 9. (X;) добавляется код из сумматора 3, умноженный на приращение (йХ;,., ) с помощью первого блока 8 сдвига, т.е. величина X; йХ,,,, , а к содержимому сумматора 11 (X|) добавляется код из сумматора 10 (Х), также умножен на приращение (ЛХ;4, ) с помощью второго блока 10 сдвига, т.е. величина X j i Х,.,,.

В моменты времени, определяемые серией импульсов С, к содержимому сумматора 9 (X + X; дX„, ) добавляется код из сумматора 3 (X; +

31

uX,, ) со сдвигом на число разрядов, соответствующее умножению на приращение 4.Х;,, , т.е. величина (Х; + « X;,, ) 4Х;., , а к содержимому сумматора 11 (Х + X л Х;,., ) добавляется код из сумматора 9 (X; + + X; ,) со сдвигом ка втором блоке 10 сдвига, что эквивалентно умножению на приращение ДХ; , т.е. величина (X + Х, ДХ,-, ) ЛХ; . В сумматоре 3 формируется текущее значение дифрового кода входной величины X j X; + Д Х;,, , . а в сумматоре 9 - текущее значение квадрата, этой величины

Х .&Х,.,, +(Х., +

+ ЙХ,Ч, )-йХ;„

Под воздействием серии импульсов С. к содержимому cyi-iaTppa 11

,4, +(Х + Х,--й.Х,ч, ) 2 АХ,,, X; + 2X|.uXi,, + Х;-(АХ;,, ) добавляется код из сумматора 9 Х (Х{ + &Х;, ) со сдвигом на втором блоке 10 сдвига на число разрядов , эквивалентное умнозйению на приращение йХ;, т.е.. величина Х, ЛХ;, . Б результате в сумматоре 11 формируется код т,екущего значения куба входной величины , ,4, + Х;(ДХ,Ч, )J-

+ (X,,4.)- йХ,ч, г Xf + 2ХЬйХ,ч,+

-f х-,(дх,ч, ) + х.йх,-;, + 2x,.(iX;,,) -f (&х.,, ); xL

Поскольку входной аналоговьй сигнал отслеживается по обратной связи через ЦАП 2, то в первом сумматоре 3 формируется цифровой код текущего значения входного сигнала, а во втором 9 и третьем 11 сумматорах формируются цифровые коды соответственно квадрата и куба от входного сигнала

Формула изобретения

1. Аналого-цифровое устройство .для возведения в куб, содержащее вычитающий узел, подключенный первым входом к информационному входу устройства, вторым входом - к выходу цифроаналогового преобразователя, а выходом - к входу нуль-органа и входам блока пороговых элементов, два сумматора и генератор синхроимпульсов, вход запуска которого соединен с входом запуска устройства и входам начальной установки первого и второго сумматоров, отличающее - с я тем, что, с целью повышения

g 10 15

5 0

s 0

5

0

5

ИЗ4

быстродействия и расширения частотного диапазона обрабатьгоаемых сигналов, в него введены приоритетный блок, шифратор, два блока сдвига и третий сумматор, причем выходы блока порого- , вых элементов соединены с входами приоритетного блока, подключенного выходами к входам щифратора и инфор-. мационным входам первого сумматора, выходы которого соединены с входами цифроаналогового преобразователя и информационными входами первого блока сдвига, подключенного выходами к информационным входам второго сумматора, выходы которого соединены с информационными входами второго блока сдвига, подключенного выходами к информационным входам третьего сумматора, выходы которого являются группой выходов устройства, при этом выход нуль-органа соединен с входами управления знаком суммирования первого, второго и третьего сумматоров, стробирующие входы которых подключены соответственно к первому, второму и третьему выходам генератора синхроимпульсов, соединенного четвертым выходом со стробирующими входами приоритетного блока и нуль-органа, выход щифратора подключен к входам управления сдвигом первого и второго блоков сдвига, а вход начальной установки третьего сумматора соединен с входом запуска устройства.

2. Устройство по п., отличающееся тем, что генератор синхроимпульсов содержит три элемента задержки, два элемента ИЛИ и генератор тактовых импульсов, вход которого является входом запуска генератора синхроимпульсов, а выход соединен с четвертым выходом генератора синхроимпульсов и входом первого элемента задержки, подключенного выходом к первому выходу генератора синхроимпульсов, первым дам первого и :второго элементов ИЛИ и входу второго элемента задерж- ,ки, соединенного выходом с вторыми входами первого и второго элементов ИЛИ и входом третьего элемента задержки, выход которого подключен к третьему входу второго элемента ИЛИ, а выходы первого и второго элементов ИЛИ соединены соответственно с вто- ,рым и третьим выходами генератора синхроимпульсов.

Изобретение относится к области автоматики и вычислительной техники. Устройство содержит -вычитающий узел, цифроаналоговый преобразователь, три сумматора, нуль-орган, блок пороговых элементов, приоритетный блок, шифратор, два блока сдвига и генератор синхроимпульсов. Повышение быстродействия и расширение частотного диапазона обрабатываемых сигналов достигается на основе использования переменного шага уравновешивания входного аналогового сигнала и использования текущих значений кодов приращения входного сигнала для управления величиной сдвига кодов, накапливаемых в сумматорах (с соответствующими знаками). 1 3.п. ф-лы, 2 ил. с 9 cz ГчЭ СП