Цифровой частотно-фазовый дискриминатор Советский патент 1986 года по МПК H03D13/00 

Изобретение относится к радиотехнике и может быть испольаовано з цнфровьк системах фазовой автопод-- стройки частоты и устройствах ля и измерения разности фаз двух импульсных последовательностей.

Цель иаобретени:я - -упрощение дис-- кримикатора и зкзпьшение его быстродействия ,

На фиг. приведена структурная электрическая схема цифрового частотно-фазового дискриминаторам на фиг, временньш диаграх гмы, поясняншме его работу

Цифровой частотно-фазовьй дас- криминатор , 1 содержит счетг :ик 1с; вход 2 счетяьп импульсов,, вход 3 опорных вдпульсоВ;. статический ре-- гистр 4j вход 5 входных импульсов, элемент ИСКЛЮЧАЮЩЕ КПИ Ь, первьй и второй D -триггеры 7,8, элемент ИЛИ 9., блок запрета 10, первый, второй к третий элементы И-НЕ 11., 12

и ;з;

Цифровой Частотно-фазовый дискриминатор работает след, юго,им образок с

Oпopны pл импульсамИэ поступаюшики на вход 3 счетпирса , на зыкодзу. последнего устанавлив. Ну-ш:. На счетнь5Й вход 2 счет-:ика 1 поступают счетные зз тульг.-,-., При -чтом частота счетных -;1 п ульсов огтределяетея

,-, K-tl ,

выражениер4 f,. г.....-„„1 ..дд

f.-, k-и .. f,.

2 - J - емкость счетчика г Т период опорных гмпульсов. В р омент прихода входного импульса на С-вход статш ескох О регистра 4 кнформядкя нз счетчика 1 записьЕяаетсл в статический регистр,

Если частота входных нг-тульсов (фш.З б) J stocTrnajnuijix на вгйод 5,, больше частоты опорньпс ямпульгов ( а), поступающих на вход 3 (f ,,,,, i f f. ) ,, то разность ШЕЭ этик CHPHajfOB линейно з бьшает от к циклуS пересекая ось iSO в напоал; лении от 360 до и ска гкон нгме- кяется от С до ЗбО (фиаГ, 2 и).. В этом случае прн перек.гпочении ия.оерс- эъгхода знакового разряда 4-(k-f-l) статического регистра 4 из

ifgtr g ,;,к .,„ Ц5.,,.цд элкмеита ИСИЮЧ; ЩЕЕ lillH 6 у- на вгодэ:;: Р ---TpHi j epoB 7 и 8 будет сформирован 0 % 2. тгрк переклю-енин прямого зьжода знакозол разряда 4-( ;-|-1) статигческпго регй.тр 4 КЗ О л i (фиг.2 в) ие выходе

{3

злемента ИСКЛЮЧАЮЩЕЕ ИЛИ (фиг.2 г) и на входах Л -триггеров 7 и 8 будет сформирована (фиг„2 е,д). Так как во время перепада из О в 1 по входу С на входе J3 второго Т) - триггера 8 Зьша i, то на прямом a JIxoдe зтого триггера возникнет уро- SBfib логической единицы. На выходе аторого элемента И-НЕ, 2 (фиг,2 ж), т.е. в старшем значащем разряде выходного кода цифрового частотно- Фазового дискри -1инатора 5 появится

I , которая отключит младшие разряды выходного кода; ттост -пающего через блок запрета 10, На выходе злемента ИЛИ 9 будет установлена 1, а на выходе первого элемента PI-HE 1 1 ( 3)5 т,е. в знаковом разряде выходного кода ЦЧФД - О и частотно-фазовый дискриминатор перейдет в режим сравнения частот со знаком

О .

Переход якскриминатора из режш«1а сравкения частот в режим сравнения фйз происходит после изменения знака разности частот, Если изменение знака разности частот произошло после пеоесечения разности фаз значения оО в направлении от 360 до 0, то переход в сравнения произ- зодитс;я после пересечения разностью

в направлении от

фаз значения 180 О до 360 . В этом случае при пере- тслючении прямого выхода знакового разряда 4(К.-М) статического регистра 4 из в на выходе элеменга ЙСКЛЮЧАЩЕЕ ЕПИ 6 и на входах ,и.-триггероз 7 н 8 будет сформирован о. Если изменение знака разности частог произошло до пересечения разностьш фаз значеиия 180 в напралении от 360 до О ,, то переход в режам сравнения фаз производится . уюсле скачка разности фаз от 360 до О (фиг.2 н). В этом случае яри переключении инверсного выхода знакового разряда 4-() статш-геского регистра 4 и;; О Б г на выходе элемента I-iClCJliT-tAMlEE ROli 6 и па

в; .одах Р -туиггерсв 7 к 8 сформи- исл:ана 1. Так как ока:гьшаются :вк.ГЕ1у- :енн1- МИ оба Т) -тригтара 7 н 8,

; на вькоде трйтьсг-о э.чементг И-НЬ 3 форк;--;;; уется и-жульс,, вьжлючающий

и--триг г;:;; ы 7 и В. Дискржшнатор , Е Сравнения

3

Аналогичным образом происходит переход дискриминатора в режим сравнения частот со знаком 1, когда f j, I ц„ , и аналогичными двумя способами дискриминатор возвращается в режим сравнения фаз после изменения знака разности частот.

Формула изобретения

Цифровой частотно-фазовый дискриминатор, содержащий счетчик, статический регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок запрета, элемент ИЛИ и три элемента И-НЕ, при этом вход уста- , новки нуля счетчика является входом опорных импульсов, счетный вход счетчика является входом счетных импульсов, выходы счетчика соединены с соответствующими входами статического регистра, вход разрешения записи которого является входом цифрового чйстотно-фазового дискриминатора, инверсный выход (К + 1)-го знакового разряда статического регист- ра соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом первого элемента И-НЕ, выход которого является выходом знакового разряда цифрового частотно-фазового дискриминатора, а второй вход объединен,с первым входом второго элемента И-НЕ, выход которого

10

20

5

512894

соединен с вторым входом элемента ИЛИ и с управляющим входом блока запрета, входы которох о соединены с выходами И разрядов статического регистра, выходы га старших разрядов из которых соединены с m входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход второго элемента И-НЕ и вькоды блока запрета являются выходами значащих разрядов цифрового частотно-фазового дискриминатора, отличающий- с я тем, что, с целью упрощения и повышения быстродействия, в него введены два D -триггера, при этом инверсный выход (,k + l)-ro знакового разряда статического регистра соединен с (т+1)-м входом элемента ИСК- Л10ЧАНЩЕЕ ИЛИ и с С-входом первого Р-триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, а прямой выход - с первым входом третьего элемента И-НЕ выход которого соединен с инверсными R-входами обоих D-триггеров,17-входы которых соединены с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, С-вход которого В- триггера соединен с прямым выходом (К+1)-го знакового разряда статического регистра, прямой выход 0 - с вторым входом третьего элемента И- НЕ , а инверсный

с вторым входом второго элемента И-НЕ,

Изобретение относится к радиотехнике и может использоваться в цифровых системах фазовой автоподстройки частоты. Цель изобретения - упрощение дискриминатора и повышение его быстродействия. Счетчик I под- считьшает импульсы, поступающие на счетный вход 2. В момент поступления импульса на вход 5 информации со счетчика 1 записьтается в статический регистр 4. Разность частот входных импульсов, поступающих на вход 5, и опорных импульсов, поступающих на вход 3, через блок запрета 10 поступает на выход. При изменении знака разности частот происходит переход дискриминатора из режима сравнения частот в режим сравнения фаз. Момент этого перехода определяется с помощью элемента ИСЮПОЧАЮ- ЩЕЕ ИЛИ 6 иО-тр1 ггеров 7,8, на . которые поступают напряжения с инверсного и прямого выходов знакового разряда статического регистра 4. При этом сигнал 1 с элемента И-НЕ 12, формирующий старший значащий разряд выходного кода, отключает младшие разряды выходного кода, а элемент И-НЕ I1 (знаковый разряд выходного кода), на который поступает напряжение с элемента ИЛИ 9, формирует соотв. напряжение. Сигнал с элемента И-НЕ 13 -выключает D -триггеры 7,8.. 2 ил. (О (Л

б) 6; г)

3) е) Ю

31

Редактор М.Бандура

Составитель Э.Борисов Техред Г.Гербер

4А24/56

Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4 Корректор М.Пожо