Устройство для контроля умножения чисел по модулю Советский патент 1986 года по МПК G06F11/08 

по модулю два 15-22, два сумматора по модулю m 23 и 24, вычитатель по модулю m 25, узел 26 сравнения, вход 27 порядка результата, вход 28 мантиссы действительной части результата, вход 29 мантиссы мнимой части результата, вход 30 контрольных разрядов множимого, входы 31, 33, 35 и 37 отбрасываемых частей произведений, 0ХОДЫ 32, 34, и 36 и 38 знаков ман- тиес соответственно действительной И мнимой частей множимого и действительной и мнимой частей множителя, вход 39 управления знака устройства И выход 40 неисправности устройства. Контрольные коды с выходов сумматора

1Изобретение относится к вычислительной технике и может быть использовано в узлах контроля ЭВМ.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения контроля умножения комплексных чисел.

На чертеже показана блок-схема предлагаемого устройства.

. Устройство для контроля умножения чисел по модулю для случая содержит семь узлов 1-7 свертки ло модулю , регистр 8 контрольных разрядов множимого, шесть сумматоров 9-14 по модулю два, первую группу сумматоров 15 и 16 по модулю два вторую группу сумматоров 17 и 18 по модулю два, третью группу сумматоров 19 и 20 по модулю два, четвертую группу сумматоров 21 и 22 по модулю два, сумматоры 23 и 24 по модулю , внчнтатель 25 по модулю , узел 26 сравнения, вход 27 порядка произведения устройства , вход 28 мантиссы действительной части произведения устройства, вход 29 мантиссы мнимой части произведения устройства, вход 30 критрольиых разрядов множимого уетройства, первый вход 31 отбрасы- ваемьвс разрядов произведения устройства, 5ХОД 32 знака действительной части множимого устройства, второй вход 33 отбрасьтаемых разрядов произведения устройства, вход 34 знака

по модулю m 24 и вычитателя по модулю ш 25 поступают на первый и второй входы узла сравнения 26, сопоставляющего код результата, полученного на основании преобразования контрольного кода множимого. Несоответствие сравниваемых кодов приводит к выработке на выходе узла сравнения 26 сигнала о неправильном функционировании контролируемого или контролирующего устройства. Расширение функциональных возможностей достигается за счет введения в устройстве трех узлов свертки по модуjm т, пяти сумматоров по модулю два и трех групп сумматоров по модулю два. 1 ил.

мнимой части множимого устройства, третий вход 35 отбрасываемых разрядов произведения устройства, вход 36 знака действительной части множителя

устройства, четвертый вход 37 отбрасываемых разрядов произведения устройства, вход 38 знака мнимой части множителя устройства, вход 39 знака

произведения, устройства, выход 40 неисправности устройства.

Устройство работает следующим образом.

В начальный момент времени на вход регистра 8 контрольных разрядов множимого, являющегося входом 30 устройства, поступает контрольньм код множимого КА. Этот код представляет собой сумму по модулю вычетов по модулю порядка и мантисс действительной и мнимой частей множимого. При этом вычеты определяются для чисел (мантисс, порядков),представленных в обратном коде с разрядностью, кратной или дополнительной до

указанной величины путем добавления к числу слева знаковых разрядов:

(ka+ko/,+k(rfj)mod т, где ka k о( ,и kot,- вычеты по модулю соответственно порядка а и мантисе .действительной о1 и мнимой at,. частей множимого А.2 (Ы ,+j Ы).

Множитель представляет собой комплексное число Э+jp26e3 порядка и разделенных контрольных разрядов. Ий31259269

формационная избыточность, необходимая для вьтолнения функций контроля, введена в форму представления множителя путем специального округления мантисс его действительной и мнимой частей. Округление производится до ближайшего значения мантиссы, имеющего определенную делимость на модуль т. Для мантиссы действительной части

соответственно Ы , j3 , of- , d, р, и 0/2, , представленных в прямом коде. На выходах узлов 4-7 формируются вычеты прямых кодов отбрасываемых час- 5 тей соответствующих произведений.

На выходы устройства 32, 34, 36 и 38 поступают знаки мантисс соответственно действительной и мнимой частей множимого и действительной и

jS имеет место: //3,/mod , а для Ю мнимой частей множителя. При этом на мантиссы мнимой части р, выполняется выходах первого 9, второго 10, третьего П и четвертого 12 .сумматоров по модулю два, входы которых подключены к указанным входам устройства, f5 формируются знаки произведений, соответственно ci, р, , о/, р, .о -гР,

/Pj/raod . Наименьшая погрешность указанного округления по сравнению с обычно используемыми методами округления имеет место для , чем объясняется практический интерес, коС выходов второго 10 к четвертого 12 сумматоров по модулю два знаки произведений Ы, в , поступают на

С выходов второго 10 к четвертого 12 сумматоров по модулю два знаки произведений Ы, в , поступают на

торый представлят рассматриваемый случай контроля по модулю три.

Результат умножения является комплексным числом ( J, +J Jj ), где 20 вторые входы соответственно пятого . Контрольный код результата умно- 3 и шестого 14 сумматоров по модулю жения kN определяется аналогично два, на первые входы которых с входа контрольному коду множимого КА знака произведения устройства 39 поKN(,+kv , )mod m,ступает парафазный код, прямое знагде kn, k , и kV, - вьгчеты по модулю 25 чение - на вход пятого сумматора по соответственно порядка п, мантисс действительной У, и мнимой У, частей результата N.

На входы первого 1, второго 2 и третьего 3 узлов свертки по модулю три, являющиеся соответственно входами порядка 27, мантиссы действительной части 28 и мантиссы мнимой части 29 произведения устройства поступают порядок п и мантиссы 9, и -i про- j изведения N.

На выходах первого 1 , второго 2 и третьего 3 узлов свертки по модулю три формируются вычеты kn, kV и kV, ,

которые поступают далее на входы ственно первой, второй, третьей и рого сумматора 24 по модулю три, фор- четвертой групп. На первые входы мирующего контрольный код KN.

Из равенства следует

i oiiP,-ot. (1)

модулю два 13, инверсное значение на вход шестого сумматора 14 по модулю два. В зависимости от значения пара- фазного кода один из знаков, снимае- 30 мых с выходов сумматоров 13 и 14 по модулю два, транслируется с входа без изменения, а другой - инвертируется . Для значения парафазного кода (1,0) инвертируется знак произведения выходов первого 9, пятогс 13, третьего 11 и шестого 14 сумматоров по модулю два значения знаков произведений поступают на вторые входы сумматоров по модулю два соответсумматоров 15 и 16 по модулю два первой группы поступают контрольные разряды вычета по модулю отбрасы « o iPi « jPi-(Qii+ 52i ) (2) 15 « разрядов произведения(,/3, . где Q,, , Qj, , Qi, , Q,i - числа, учи- На первые входы сумматоров 17 и 18 тываюпще отбрасывание младших разрядов произведений соответственно

oi,P, . ,oi,P,, , .

Учитьгоая, что P,mod .Pj mod изведенияо /3,

контрольный код KN равен: KN KA-На первые входы сумматоров 19 и

20 по модулю два третьей группы поступают контрольные разряды вычета

по модулю два второй группы поступают контрольные разряды вычета по модулю отбрасываемых разрядов про

-(Q mod-m-Qj mod m+Q mod m+ +Q, mod m).

Ha входы четвертого 4, пятого 5, шестого 6 и седьмого 7 узлов свертки 55 по модулю три, являю1циеся входами . устройства 31, 33, 35, 37 поступают отбрасьгааемые разряды произведений

соответственно Ы , j3 , of- , d, р, и 0/2, , представленных в прямом коде. На выходах узлов 4-7 формируются вычеты прямых кодов отбрасываемых час- тей соответствующих произведений.

На выходы устройства 32, 34, 36 и 38 поступают знаки мантисс соответственно действительной и мнимой частей множимого и действительной и

мнимой частей множителя. При этом на выходах первого 9, второго 10, третьего П и четвертого 12 .сумматоров по модулю два, входы которых подключены к указанным входам устройства, формируются знаки произведений, соответственно ci, р, , о/, р, .о -гР,

С выходов второго 10 к четвертого 12 сумматоров по модулю два знаки произведений Ы, в , поступают на

вторые входы соответственно пятого 3 и шестого 14 сумматоров по модулю два, на первые входы которых с входа знака произведения устройства 39 почение - на вход пятого сумматора по

модулю два 13, инверсное значение на вход шестого сумматора 14 по модулю два. В зависимости от значения пара- фазного кода один из знаков, снимае- мых с выходов сумматоров 13 и 14 по модулю два, транслируется с входа без изменения, а другой - инвертируется . Для значения парафазного кода (1,0) инвертируется знак произведения выходов первого 9, пятогс 13, третьего 11 и шестого 14 сумматоров по модулю два значения знаков произведений поступают на вторые входы сумматоров по модулю два соответ« разрядов произведения(,/3, . На первые входы сумматоров 17 и 18

по модулю два второй группы поступают контрольные разряды вычета по модулю отбрасываемых разрядов про

по модулю отбрасываемых разрядов произведения oi,. , .

На первые входы-сумматоров по модулю два 21 и 22 четвертой группы поступают контрольные разряды вычета

по модулю отбрасываемых разрядов произведения oi, р, .

Группы сумматоров по модулю два выполняют преобразование прямого кода ВЕзГчетов отбрасываемых разрядов произведений в обратньй. При этом на выходах сумматоров по модулю два первой,второй, третьей и четвертой групп формируются соответственно контрольные кода Q., mod га, m, Q, mod m и Q mod m. Полученные коды

ляется контрольный код KN . Полученный код сравнивается с кодом KN ( )inod m, сформированным .на выходе второго сумматора 24 по моду- 5 лю три. Узел 26 сравнения формирует на выходе неисправности устройства сигнал контроля.

Формула изобретения

10

поступают на входы первого сумматора 23 по .модулю три, формирующего контрольный код отбрасываемых разрядов произведений.

Коды с выходов регистра 8 контрольных разрядов множимого и первого сумматора 23 по модулю три поступают на превый и второй входы вычитателя

Устройство для контроля умножения чисел по модулю, содержащее первьй, второй, третий и четвертьй узлы свертки по модулю т, регистр конт- 5 рольных разрядов множимого, первый и второй сумматоры по модулю т, вычи- .|Татель по модулю-т, сравнения, первый сумматор по модулю два, первую группу сумматоров по модулю два, 25 по модулю три, формирующего конт- jo причем вход первого узла свертки по рольный код результата KN.модулю m является входом порядка проКонтроЛьные коды с. выходов второго изведения устройства, выход первого сумматора 2А по модулю три и вычита- узла свертки по модулю m соединен теля 25 по модулю три поступают на с первым входом второго сумматора первьш и второй входы узла 26 сравне- 25 по модулю т, второй вход которого ния, сопоставляющего код результата, соединен с выходом второго узла полученный сверткой результата с ко- свертки по модулю т, вход которого дом результата, определенного на ос- является входом мантиссы действи- новании преобразования контрольного тельной части произведения устройст- кода множимого. Несоответствие срав- ва, вход третьего узла свертки по ниваемых кодов приводит к выработке модулю га является входом мантиссы на выходе узла 26 сравненир,являющем- мнимой части произведения устройства, ей выходом неисправности устройства, сигнала о неправильном функционировавход четвертого узла свертки по модулю га является п ервым входом отбра- иии контролируемого или контролирую- сываемых разрядов произведения уст- щего устройства.ройства, выходы контрольных разрядов

При умножении множимого А на мног житель В, коиплексно-сопряженный с

четвертого узла свертки по модулю m соединены с первыми входами соответствующих сумматоров по модулю два

результата умножения N 2() +j ), первой группы, вторые входы которых N гА--В имеет место:объединены и соединены с выходом ot,P +с/,р,;

исходным множителем В: 3 pi-j0j для

т 1 Ь l II 1

. А ,-,Р2

КН 5kA+Q, mod m+

+Qj(mod mod m.

В этом случае на вход знака произведения устройства 39 поступает пара- фазный код (0,1), обеспечивающий передачу значения знака произведения ot 2 /Вд с второго входа пятого матора 13 по модулю два на его выход без изменения и инйeptиpoвaниe значения знака произведения , Д на выходе йестого сумматора 14 по модулю два. . При этом на выходах сумматоров по

вого сумматора по модулю два, первый и второй входы которого являются соответственно входом знака действи- 5 тельной части множимого устройства и входом знака действительной части множителя устройства, первый вход вычитателя по модулю m соединен с выходом регистра контрольных разрядов множимого, выход вычитателя подключен к второму входу узла сравнения, выход которого является выходом неисправности устройства, отличающееся тем, что, с целью расширения функциональных возможнос .ч л-.-. .«...«,«,«-. -Jf -pcn jiiiii crtjan фуллциимальпыл визможнос

модулю два второй И четвертой групп обеспечения контроля умобразуются соответственно кодыножения комплексных чисел, в устрой- m и -Q,mod m, а на выходе вычитателя 25 по модулю три опредество введены пятый, шестой и седьмой узлы свертки по модулю т, второй.

ляется контрольный код KN . Полученный код сравнивается с кодом KN ( )inod m, сформированным .на выходе второго сумматора 24 по моду- 5 лю три. Узел 26 сравнения формирует на выходе неисправности устройства сигнал контроля.

Формула изобретения

вого сумматора по модулю два, первый и второй входы которого являются соответственно входом знака действи- тельной части множимого устройства и входом знака действительной части множителя устройства, первый вход вычитателя по модулю m соединен с выходом регистра контрольных разрядов множимого, выход вычитателя подключен к второму входу узла сравнения, выход которого является выходом неисправности устройства, отличающееся тем, что, с целью расширения функциональных возможносpcn jiiiii crtjan фуллциимальпыл визможнос

обеспечения контроля умножения комплексных чисел, в устрой-

ство введены пятый, шестой и седьмой узлы свертки по модулю т, второй.

71

третий, четвертый, пятый и шестой сумматоры по модулю два, вторая, третья и четвертая группа сумматоров по модулю два, причем вход пятого узла свертки по модулю га является вторым входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов пятого узла свертки по модулю m соединены с первьми входами соответствующих сумматоров по модулю два второй группы, вторые входы которых объединены и соединены с выходом пятого сумматора по модулю два, первый вход которого объединен с первым входом шестого сумматора по модулю два и является входом знака произведения устройства, второй вход пятого сумматора по модулю два соединен с выходом второго сумматора по модулю два, первый вход которо го объединен с первым входом третьего сумматора по модулю два и является входом знака мнимой части множимо го устройства, а второй вход объединен с вторым входом четвертого сумма тора по модулю два и является входом знака мнимой части множителя устройства, вход шестого узла свертки по модулю m является третьим входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов шестого узла свертки по модулю m соединены с первыми входами соответствующих сумматоров по модулю два

Составитель И. Иваныкик Редактор Р. Цицика Техред и.Попович , Корректор Е. Рошко

Заказ 5123/47 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. А/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

to

15

Г

2592698,

третьей группы, вторые входы которых объединены и соединены с выходом третьего сумматора по модулю два, второй вход которого соединен с входом зна- 5 ка действительной части множителя устройства, вход седьмого узла Сйерт- ки по модулю m является четвертым входом отбрасываемых разрядов произведения устройства, выходал контрольных разрядов седьмого узла свертки по модулю щ соединены с первыми входами соответствующих сумматоров по модулю два четвертой группы, вторые входы которых объедннеиы и соедзи-г иены с выходом шестого сумматора по модулю два, второй вход ко-;

тоЬого соединен с выходом четвертого сумматора по модулю два,

первый вход которого соединен с вхо- . дом знака действительной части мнояот мого устройства, выходы сумматоров по модулю два первой, второй треть ей и четвертой групп соединены с входами первого сумматора по модулю т, выход которого соединен с вторым входом вы- читателя по модулю т, выход третьего узла свертки по модулю m соединен с третьим входом второго сумматора по модулю т, выход которого соединен с первым входом узла сравнения, а вход регистра контрольных разрядов мйо- .жимого является входом контрольных разрядов множимого устройства.

20

25

30

Изобретение относится к области вычислительной техники и может быть использовано в узлах контроля ЭВМ. Цель изобретения - расширение функциональных возможностей устройства за счет контроля умножения комплексных чисел. Устройство для контроля умножения чисел по модулю содержит семь узлов свертки по модулю m 1-7, регистр 8 контрольных разрядов множимого, шесть сумматоров по модулю два 9-14, четыре гурппы сут тматоров .« с: ю У1 to CD