Устройство для контроля по модулю умножения комплексных чисел Советский патент 1988 года по МПК G06F11/08 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических блоков повышенной надежности.

Цель изобретения - расширение об- с ласти применения.

На чертеже показана функциональная схема устройства для контроля по модулю умножения комплексных чисел.

Устройство содержит регистры 1 и 2, узэлемент ИЛИ 29 поступают на выход 44 контроля входных операторов устройства, свидетельствуя об искажении исходной для умножения информации.

На первом 14 и втором 15 узлах вычитания по модулю m формируется сумма остатков действительной и мнимой частей мантиссы множимого и множителя соответственно. Затем эти результаты перемножаются первым узлом 19 умножения по модулю ш.

ЛЬ 3-13 свертки по модулю т, узлы 14-18 Ю Второй узел 20 умножения по модулю ш вычитания по модулю т, узлы 19 и 20 умно-перемножает остатки мнимых частей мантисс

и множителя. На

женин по модулю ш, узлы 21-25 сложения по модулю т, узлы 26-28 сравнения, элемент ИЛИ 29, вход 30 результата устмножимого и множителя, па четвертом узле 17 вычитания по модулю m вычисляется разность между результатом первого узройства, вход 31 порядка множимого уст- . ла 19 умножения по модулю m и удвоен- ройства, входы 32 и 33 контрольных кодов ным результатом второго узла 20 умноже- множимого и множителя устройства соответственно, вход 34 порядка множителя устройства, входы 35 и 36 действительной и

мнимой частей множимого устройства, вхония по модулю т.

Узлы 4, 5, 12, 13, 16 и 24 формируют поправку, необходимую при отбрасывания млад1иих разрндор. из результата четвертого

ды 37 и 38 действительной и мнимой час- 20 У - 1Э 17 вычитания по модулю m с помощью тей множителя устройства, входы от-пятого узла 17 вычитания по модулю т.

При этом формируется сумма остатков по модулю действительной и мнимой частей мантиссы результата умножения. Третий узел 23 сложения по модулю m суммирует остатки порядков множимого и множителя, образуя остаток порядка результата умнобрасываемых частей первого, второго, третьего и четвертого произведений устройства, выход 43 контроля умножения устройства, выход 44 контроля входных операндов устройства.

Устройство работает следующим образом.

В начальный момент времени на регистры 1 и 2 через входы 32 и 33 контрольных кодов множимого и множителя уст25

жения.

Проверочный контрольный код результата умножения формируется пятым узлом 25 ройства поступают контрольные коды КА -,„ сложения по модулю т. Этот код сравниИ KB (А и В множимое и множитель со-пао-та поппи ОЙ nnouueuua г- ь-r.

ответственно).

Контрольные коды множимого и множителя формируются как сумма по модулю ш

вается первым узлом 28 сравнения с кодом свертки результата- умножения, поступающего на вход 30 устройства. При не- сравнении кодов появляется сигнал на выходе 43 контроля умножения устройства.

остатков по модулю ш порядка, действительной части мантиссы и мнимой части мантиссы множимого и множителя соответственно. Порядки и мантиссы, сворачиваемые по модулю т, удовлетворяют следующему требованию: они представлены в обратном коде с разрядностью, кратной 1(, где

вается первым узлом 28 сравнения с кодом свертки результата- умножения, поступающего на вход 30 устройства. При не- сравнении кодов появляется сигнал на выходе 43 контроля умножения устройства.

35

Формула изобретения

Устройство для контроля по модулю умножения комплексных чисел, содержащее первый регистр, пять узлов свертки

, 3, 4...), или дополнены до указанной 40 по модулю т, два узла сложения по мо- разрядности знаковыми разрядами еле- дулю т, три узла вычитания по модулю т. ва от старших разрядов.

Первый 3 и пятый 7 узлы свертки по

модулю ш формируют остатки по модулю повходом уменьшаемого первого узла вычитания по модулю т, входы первого, второго, третьего и четвертого узлов свертки по модулю m являются соответственно входами

два узла умножения по модулю ш, первый узел сравнения, причем информационный вход первого регистра является вхорядков множимого и множителя соответст- дом контрольного кода множимого устрой- венно. Шестой 8 и седьмой 9 узлы свертки по ства, выход первого регистра соединен с модулю m формируют остатки по модулю действительной и мнимой частей мантисс множимого соответственно, а восьмой 10 и девятый 11 узлы сверки по мОдулю m формируют остатки по модулю действительной Q порядка множимого, отбрасываемых разря- и мнимой частей мантисс множителя.дов первого и второго произведений и результата устройства, выход первого узла свертки по модулю m соединен с входом вычитаемого первого узла вычитания по модулю m и первым информационным

лах сравнения с кодами КА и KB, приня- 55 входом первого узла сложения по модулю т. тыми на первый 1 и второй 2 регистры. выход второго узла вычитания соединен с

первым информационным входом первого узла умножения по модулю т, выход пятого

Первый 21 и второй 22 узлы сложения по модулю m формируют контрольные коды KAi и KBi, которые сравниваются соответственно на втором 26 и третьем 27 узПри несравнепии соответствующие сигналы с выходов узлов 26 и 27 сравнения через

элемент ИЛИ 29 поступают на выход 44 контроля входных операторов устройства, свидетельствуя об искажении исходной для умножения информации.

На первом 14 и втором 15 узлах вычитания по модулю m формируется сумма остатков действительной и мнимой частей мантиссы множимого и множителя соответственно. Затем эти результаты перемножаются первым узлом 19 умножения по модулю ш.

Второй узел 20 умножения по модулю ш перемножает остатки мнимых частей мантисс

Проверочный контрольный код результата умножения формируется пятым узлом 25 сложения по модулю т. Этот код сравнипао-та поппи ОЙ nnouueuua г- ь-r.

вается первым узлом 28 сравнения с кодом свертки результата- умножения, поступающего на вход 30 устройства. При не- сравнении кодов появляется сигнал на выходе 43 контроля умножения устройства.

35

Формула изобретения

входом уменьшаемого первого узла вычитания по модулю т, входы первого, второго, третьего и четвертого узлов свертки по модулю m являются соответственно входами

дом контрольного кода множимого устрой- ства, выход первого регистра соединен с порядка множимого, отбрасываемых разря- дов первого и второго произведений и реузла свартки по модулю соединен с входом вычитаемого второго узла вычитания по модулю т, выход четвертого узла свертки по модулю m соединен с первым информационным входом первого узла сравнения, выход которого является выходом контроля умножения устройства, отличающееся тем, что, с целью расширения области применения, в устройство введены второй регистр, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый узлы свертки по модулю т, третий, четвертый и пятый узлы сложения по модулю т, четвертый и пятый узлы вычитания по модулю т, второй и третий узлы сравнения и элемент ИЛИ, причем информационный вход второго регистра является входом контрольного кода множителя устройства, входы шестого и седьмого узлов свертки по модулю m являются соответственно входами действительной и мнимой частей множимого устройства, выходы шестого и седьмого узлов свертки по модулю m соединены соответственно с вторым и третьим информационными входами первого сумматора по модулю т, входы восьмого и девятого узлов свертки по модулю m являются соответственно входами действительной и мнимой частей множителя устройства, выходы пятого, восьмого и девятого узлов свертки по модулю m соединены с соответствуюш,ими информационными входми второго узла свертки по модулю т, входы десятого и одиннадцатого узлов свертки по модулю m являются соответственно входами отбрасываемых разрядов третьего и четвертого произведений устройства, выходы первого и пятого узлов свертки по модулю m соединены с соответствующими информационными входами третьего сумматора по модулю т, выходы второго и третьего узлов свертки по модулю m соединены сооветственно с входами уменьшаемого и вычитаемого, третьего узла вычитания по модулю т, выход первого узла вычитания по модулю m соединен с вторым информационным входом первого

0

узла умножения по модулю т, выход первого узла умножения по модулю соединен с входом уменьшаемого четвертого узла вычитания по модулю т, выход которого соединен с входом уменьшаемого пятого узла вычитания по модулю т, выходы третьего узла вычитания по модулю m и десятого и одиннадцатого узлов свертки по модулю m соединены с соответствующими информационными входами четвертого узла сложения по модулю т, выход которого соединен с входом вычитаемого пятого узла вычитания по модулю гп, выход которого и выход третьего узла сложения по модулю m соединены с соответствующими информа5 ционными входами пятого узла сложения по модулю т, выход которого соединен с вторым информационным входом первого узла сравнения, выходы первого регистра и первого узла сложения по модулю m соединены с соответствуюшими информационными

0 входами второго узла сравнения, выход которого соединен с первым входом элемента ИЛИ, выход которого является выходом контроля входных операндов устройства, выход второго регистра соединен с входом умень5 шаемого второго узла вычитания по модулю т, выходы второго регистра и второго узла сложения по модулю m соединены с соответствуюшими информационными входами третьего узла сравнения, выход которого соединен с вторым входом элемента

0 ИЛИ, вход пятого узла свертки по модулю m является входом порядка множителя устройства, выходы седьмого и девятого узлов свертки по модулю m соединены с соответствующими информационными входами вто. рого узла умножения по модулю т, старший

5 разряд выхода второго узла умножения по модулю m соединен с младшим разрядом входа вычитаемого четвертого узла вычитания по модулю т, каждый i-й разряд из остальных разрядов выхода второго узла умножения по модулю гп соединен с (1 +

+1)-м разрядом входа вычитаемого четвертого узла вычитания по,модулю т.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических блоков повышенной надежности. Целью изобретения является расширение области применения. В состав устройства входят регистры 1 и 2, узлы 3-13 свертки по модулю т, узлы 14-18 вычитания по модулю ш, узлы 19 и 20 умножения по модулю ш, узлы сложения по модулю т, узлы 26-28 сравнения, элемент ИЛИ 29, вход 30 результата устройства, вход 31 порядка множимого устройства, входы 32 и 33 контрольных кодов « множимого и множителя устройства, вход 34порядка множителя устройства, входы 35и 36 действительной и мнимой частей множимого устройства, входы 37 и 38 действительной и мнимой частей множителя устройства, входы 39-42 отбрасываемых частей первого, второго, третьего и четвертого произведений устройства, выход 43 контроля умножения устройства, выход 44 контроля входных операндов устройства. На регистры 1 и 2 записываются контрольные коды множимого и множителя соответственно. С помошью группы узлов 3, 8, 9 и 21 и группы узлов 7, 10, 11 и 22 формируются дублирующие контрольные коды множимого и множителя соответственно, которые сравниваются на узлах 26 и 27 сравнения с содержимым регистров 1 и 2. При несравнении на выходе элемента ИЛИ 29 формируется сигнал, который поступает на выход 44 устройства. Узлы 1-7, 9, II-20 и 25 формируют контрольный код результата умножения, который сравнивается узлом 28 сравнения со сверткой кода результата умножения, образованной узлом 6 из числа, поступающего на вход 30 результата устройства. 1 ил. а с ос а а (X ;с