Устройство для деления двоичных чисел на три Советский патент 1986 года по МПК G06F7/52 

Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных устройствах.

Целью изобретения является упрощение устройства.

На чертеже представлена схема устройства для деления двоичных чисел на три.

Устрой-ство содержит регистр 1 делимого, дешифратор 2, (п-2) блоков 3 формирования разрядов частного, Каждый из которых содержит элементы НЕ 4-6, элементы И 7-10, элементы ИЛИ 11-13. Выходы п-го и (п-1) разрядов . регистра 1 подключены соответственно к первому и второму входам дешифратора 2, первый выход которого соединен с () выходной шиной 14 частотного, а второй и тре- Гий выходы подключены соответственно к первому и второму входам блока 3 формирования (п-2)-го разряда частного, первый выход каждого блока 3 подключен к соответствующей выходной шине 14 частного, по вторым и третьим выходам блоки 3 соединены между собой последовательно, второй и третий выходы блока 3 формирования первого разряда частного соединены с выходными шинами 15 и 16 остатка. Выход каждого разряда регистра 1 от ()-го разряда до первого разряда соединены с третьим входом соответствующего блока.

В каждом блоке 3 первый вход через элемент ИЛИ 12 подключен к пер- вому выходу блока и к входам элементов И 9 и ИЛИ 11, второй вход подключен к входам элементов И 7 и 8, третий вход подключен к входам элементов И 7, 9 и ИЛИ 11 непосредственно, а к входу э 1емента И 8 - через элемент НЕ 4, выход элемента И подключен к входу элемента ИЛИ 12 нпосредственно, а к входу элемента И 10 - через элемент НЕ 5, выход элмента И 8 подключен к входу эле мента ИЛИ 13, выход элемента II 9 подключен ко входу элемента ИЛИ 13 непосредственно, а к входу элемента И 10 - через элемент НЕ 6, выход элемента ИЛИ 11 подключен к входу элемента И 10. Выход элмента ИЛИ 13 является вторым выходо (элока 3, а выход элемента И 10 является третьим выходом блока 3.

5

0

5

0

5

0

5

0

5

Устройство работает следующим образом.

Делимое записывается в регистр 1, Два старших разряда регистра 1 анализируются дешифратором 2, на первом выходе которого формируется единица при наличии единицы на выходах обоих старших разрядов регистра 1. На втором выходе формируется единица при наличии единицы только на выходе п-го разряда регистра 1. На третьем выходе формируется единица при наличии .единицы на выходе (п-1)-го разряда регистра 1. Первый выход дешиф ратора 2 является (п-1)-ым разрядом частного, второй и третий выходы дешифратора 2 являются выходами, на которых формируются остатки 10 и О IV соответственно, полученные при делении информации, поступающей с выходов двух старших разрядов регистра 1.

В блоке 3 формирования (п-2)-го разряда частного анализируется информация, поступающая со второго и третьего выходов дешифратора 2, являющаяся остатками от деления двух старших разрядов регистра 1, и поступающая с выхода (п-2)-го разряда регистра 1 .

На первом выходе этого блока формируется единица при наличии единицы на следующих его входах: на первом и третьем или на первом, или на втором и третьем. На втором выходе этого блока формируется единица при наличии единицы на следующих его входах: на первом и третьем или только на втором. -На третьем выходе этого блока формируется единица при наличии единицы на следуюш 1х его входах: только Н9 первом или только на третьем. Первый выход этого блока 3 является (п-2)ым разрядом частного, второй и третий выхода являются выходами остатков 10 и 01 соответственно, полученных при делении трехразрядного числа„ поступающего на его входы.

В блоке 3 формирования (п-З)-го разряда частного анализируется информация, поступающая со второго и третьего выходов блока 3 формирования (п-2) разряда частного, являю- щаяся остатками от деления трех старших разрядов регистра 1 и поступающая с выхода (п-З)-го разряда регистра 1. Работа этого блока 3 формирования (п-З)-го разряда частного

3

и всех последующих блоков 3 формирования частного аналогична рассмотренному.

Формула изобретения

Устройство для деления двоичных чисел на три, содержащее регистр делимого, дешифратор и п-2 блоков формирования разрядов частного, каждый из которых содержит три элемента НЕ, три элемента ИЛИ и четыре элемента И, причем выходы п-го и {п-1)-го разрядов регистра делимого подключены соответственно к первому и второму входам дешифратора, первьй выход которого соединен с (п-1)-й выходной шиной частного устройства, а второй и третий выходы подключены соответственно К первому и второму входам (п-2)-го блока формирования разрядов частного, первый выход каждого блока формирования разрядов частного подключен к соответствующей выходной шине частного устройства, а второй и третий выходы k-ro блока формирования разрядов частного (,,.., п-2) подключены соответственно к первому и второму входам (k-P)-ro блока формирования разрядов частного, второй и третий выходы первого блока формирования разрядов частного соединены с выход1а11ми шинами остатка устройства, выход Г-го разряда регистра делимого (,...,п-2) соединен с третьим входом 1-го блока формирования разрядов частного, причем в каждом блоке формирования разрядов частного вход первого, элемента НЕ соединен с третьим входом блока формиро609474

вания разрядов частного, выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым выходами блока формирования раз- 5 рядов частного, первый и второй входы первого элемента И соединены с вторым и третьим входами блока формирования разрядов частного соответственно , первый и второй входы второго О элемента И соединены с вторым входом блока формирования разрядов частного, выходом первого элемента НЕ соответственно, первый и второй входы третьего., элемента И соединены с первым и 15 третьим выходами блока формирования разрядов частного соответственно, первый вход первого элемента ИЛИ соединен с выходом первого, элемента И, первый и второй входы второго эле- 20 мента ИЛИ соединены с выходами второго и третьего элементов И соответственно, первый и второй входы четвертого элемента И соединень с выходами второго и третьего элементов НЕ 25 соответственно, отличающееся тем, что, с целью упроа ения устройства, в каждом блоке формирования разрядов частного первый вход блока формирования разрядов частного

30 соединен с вторым входом первого элемента ИЛИ и с дервым входом третьего элемента ИЛИ, третий вход блока формирования разрядов частного подключен к второму входу третьего элемен5 та ИЛИ, выход первого элемента И подключен к входу первого элемента НЕ, выход третьего элемента И под- кпючён к входу второго элемента НЕ, выход третьего элемента РШИ подключен

0 к третьему входу четвертого элемента И.

О

16 15

Изобретение относится к области цифровой вычислительной техники. Цель изобретения - функциональное упрощение устройства. Устройство для деления двоичных чисел на три содержит регистр делимого, дешифратор, п-2 блоков формирования разрядов частного, каждый из которых содержит элементы НЕ, элементы И и элементы ИЛИ. Сущность изобретения заключается в том, что в каждом блоке формирования разрядов частного входная ин-- формация, поступающая на первый и второй входы блока, являющаяся остатками от деления старших разрядов, анализируется в прямом виде, а необходимые инверсии обеспечиваются после первой ступени анализа. Устройство для деления двоичных чисел на три может использоваться в специализированных вычислительных устройствах. 1 ил. С (Л NP СП о со |

Редактор Т.Парфенова

Составитель А.Клюев

Техред А.Кравчук Корректор М.Максимишинец

Заказ 5232/49Тираж 671 Подписное

ВНИИШ Государственного ко митета СССР

по делам изобретений и открытий П3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4