Устройство для регистрации неисправных блоков Советский патент 1986 года по МПК G06F11/32 

Изобретение относится к вычислиельной технике и может быть испольовано для диагностики состояния дисретных узлов вычислительных устойств.

Целью изобретения является повыение быстродействия устройства за чет параллельного опроса всех контролируемых блоков.

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 - схема блока выделения единиц; на фиг. 3 - схема блока элементов З АПРЕТ.

Устройство (фиг.1) содержит и элементов НЕ 1, п элементов И 2, ь-1 блоков выделения единиц 3-1, 3-2,.,., -1 блоков элементов ЗАПРЕТ 4-1,..., h шифраторов 5-1, 5-2,..., 5-п, п- регистров 6-1, 6-2,..., 6-п, блок индикации 7 ch ячейками 7-1, 7-2,..., 7-h, триггер 8, первый и второй элементы задержки 9 и 10, генератор импульсов 11.

Блоки выделения единиц (фиг.2) содержат элементы ИЛИ 12, ЗАПРЕТ 13, И 14 и задержки 15. Блоки элементов ЗАПРЕТ содержат элементы ЗАПРЕТ 16. При подаче на входы А, В,К блока выделения единиц набора из единичных и нулевых сигналов блок вьоде- ляет только один единичный сигнал, поступающий на крайний вход, предыдущий по отношению ко всем последующим входам, на которые подаются также единичные сигналы. Например, при подаче единичньк сигналов на входы А и h сигнал на входе А через цепь последовательно включенных элементов ИЛИ 12 закрывает элементы ЗАПРЕТ 13, и сигнал с входа п на выход |л не проходит .

При подаче сигналов на входы блока с выхода последнего элемента ИЛР1 12 выдается сигнал, задержанньй элементом задержки 15 на время, учитывающее окончание переходньк процессов в блоке, и поступающий на входы элементов И 14. При этом открывается первьй элемент И 14, и сигнал А проходит на выход А блока. Каждый из последую1цих блоков 3-2, 3-3,... содержит на одну группу элементов ИЛИ 12, ЗАПРЕТ 13, И 14, меньше чем пре- дццущий блок.

Прямые входы элементов ЗАПРЕТ блока элементов ЗАПРЕТ образуют группу

информационных входов блока, а инверсные входы - группу управляющих входов блока. Каждый последующий блок 4-2, 4-3,... содержит на один элемент ЗАПРЕТ меньше, чем предьщущий блок. Последний блок 4-h-1 содержит один элемент ЗАПРЕТ.

Блок индикации 7 содержит цифровые индикаторы 7-1, 7-2,..., 7-h на которых отображаются номера неисправных блоков.

Устройство работает следующим образом.

Контролируемые дискретные блоки А, B,...,h выдают сигналы исправности в виде логической 1 или неисправности в виде логического О по соответствующим входным цепям А,В,..., h устройства. Эти сигналы инвертируются элементами НЕ 1, и единичные сигналы, соответствующие только неисправным блокам, подаются на входы соответствующих элементов И 2. При включении генератора импульсов 11

последний вырабатывает последовательность импульсов для периодического параллельного опроса всех блоков и периодического обновления информации о состоянии этих блоков. В каждом такте импульс генератора 11 устанавливает в единичное состояние триг-- гер 8, сигнал с выхода которого открывает элементы И 2. Единичные сигналы от неисправных блоков Подаются через элементы И 2 параллельно на входы первого блока выделения единиц 3-1. Например, при неисправности блоков В, h единичные сигналы подаются на входы В,h блока 3-1. Блок 3-1 вьщеляет из поступившей комбинации единичных сигналов только один единичный сигнал В, который поступает на выход в блока 3-1. При этом на блок элементов ЗАПРЕТ 4-1 подаются сигналы, действующие на входах В, h блока 3-1 и сигнал, действующий на выходе в блока 1. С помощью блоков элементов ЗАПРЕТ исключаются из анализа сигналы, прошедшие через соответствующие блоки выделения единиц. Так как сигналн единственный на входе блока 3-2 он поступает на его выхода,. С выходов блоков 3-1 и 3-2 указанные сигналы возбуждают соответствующие входы шифраторов 5-1, 5-2. Шифраторы 5 формируют коды, необходимые для засвечивания соответствующих цифровых индикаторов

7. Эти коды с выходов шифраторов 5 подаются на информационные входы регистров 6-1, 6-2. Гактовьй импульс генератора 11, задержанный элементом задержки 9 на время переходных процессов в устройстве, разрешает запись кодов в регистры 6-1, 6-2. С выходов регистров 6-1, 6-2, эти коды подаются на цифровые индикаторы 7-1, 7-2, на которых индицируются номера неисправных блоков В,Н . В этом же такте импульс с выхода элемента задержки 9 через элемент задержки 10 обнуляет триггер 8, который закрывает элементы И 2, и опрос блоков прекращается. В следующем такте опроса устройства работает аналогично. В случае изменения состояния проверяемых блоков, это измесчет параллельного «проса всех контролируемых блоков, устройство содержит h-1 блоков элементов ЗАПРЕТ, первый и второй элемента задержки 5 и-1 блоков вьщеления единиц, п шиф- , раторов, hi регистров, выходы которых соединены соответственно с входами с первой по h-ю ячеек индикации блока индикации, выходы t-i элементов И соединены р h входами первого блока выделения единиц, h выходов которого соединены с и входами первого шифратора, выходы с первого по h -и шифраторов соединены с информационными входами с первого, по п -и регистров соответственно, входы записи которых соединены с выходом первого элемента задержки, вход второго

элемента задержки соединен с выходом

10

15

25

ненное состояние будет отображено ин- первого элемента задержки, выход вто- дикатором 7 следующим образом. Например, при неисправности блока А в следующем такте дополнительно к блокам В,и на индикаторе 7-1 отображается номер блока А, на индикаторе 7-2 - номер блока В, на индикаторе 7-3 - номер блока и при неисправности только одного блока п на индикаторе 7-1 отображается номер блока h и т.д. В схеме на фиГ. 1 число ин- 30 дикатороп 7 равно числу проверяемых блоков и для случая неисправности всех блоков h. Практически вероятность этого события равна нулю, а число неисправных элементов (блоков, 35 цепей и т.п.) в системе составляет 5-10% от общего числа блоков. Поэтому в реальной системе, например, при контроле 100 блоков достаточно иметь 10 индикаторов, на которых одновре- 40 менно отображается вероятное число неисправных блоков.

рого элемента задержки соединен cR - входом триггера, выход которого соединен с вторыми входами с первого по h-и элементов И, выход генератора импульсов соединен с S -входом триггера и с входом периого элемента задержки, с второго по h -и выходы первого бло- ка выделения единиц соединены с группой управляющих входов первого блока элементов ЗАПРЕТ, вьгходы с второго по и -и элементов И соединены с группой информационных входов первого блока элементов ЗАПРЕТ, группа выходов которого соединена с группой входов второго блока выделения единиц, группа выходов которого соединена с группой входов второго шифратора, управляющие и информационные группы входов каждого элементов ЗАПРЕТ содержат по ь-i входов, где i- номер блока элементов ЗАПРЕТ и соответствующего блока выделения единиц, причем группа управляющих входов каждого блока элементов ЗАПРЕТ соединена с ь- i выходарого элемента задержки соединен cR входом триггера, выход которого сое нен с вторыми входами с первого по h-и элементов И, выход генератора и пульсов соединен с S -входом тригге и с входом периого элемента задержк с второго по h -и выходы первого бл ка выделения единиц соединены с груп пой управляющих входов первого блока элементов ЗАПРЕТ, вьгходы с второго по и -и элементов И соединены с груп пой информационных входов первого блока элементов ЗАПРЕТ, группа выходов которого соединена с группой входов второго блока выделения единиц, группа выходов которого соединена с группой входов второго шифратора, управляющие и информационные группы входов каждого элементов ЗАПРЕТ содержат по ь-i входов, где i- номер блока элементов ЗАПРЕТ и соответствующего блока выделения единиц, причем группа управляющих входов каждого блока элементов ЗАПРЕТ соединена с ь- i выходаФ-ормула изоб.ретения

ми соответствующего блока выделения Устройство для регистрации неис- единиц, а группа информационных вхоправных блоков, содержащее генератор импульсов, триггер, блок индикации, содержащий h ячеек индикации, и-эле- ментов НЕ и п элементов И, где t - 50 число проверяемых блоков, причем входы с первого по h -и элементов НЕ являются входами устройства, выходы с первого по h-и элементов НЕ соединены с первыми входами с первого 55 по п-й элементов И соответственно, отличающееся тем, что, с целью повьшения быстродействия за

счет параллельного «проса всех контролируемых блоков, устройство содержит h-1 блоков элементов ЗАПРЕТ, первый и второй элемента задержки и-1 блоков вьщеления единиц, п шиф- , раторов, hi регистров, выходы которых соединены соответственно с входами с первой по h-ю ячеек индикации блока индикации, выходы t-i элементов И соединены р h входами первого блока выделения единиц, h выходов которого соединены с и входами первого шифратора, выходы с первого по h -и шифраторов соединены с информационными входами с первого, по п -и регистров соответственно, входы записи которых соединены с выходом первого элемента задержки, вход второго

элемента задержки соединен с выходом

первого элемента задержки, выход вто-

рого элемента задержки соединен cR - входом триггера, выход которого соединен с вторыми входами с первого по h-и элементов И, выход генератора импульсов соединен с S -входом триггера и с входом периого элемента задержки, с второго по h -и выходы первого бло- ка выделения единиц соединены с группой управляющих входов первого блока элементов ЗАПРЕТ, вьгходы с второго по и -и элементов И соединены с группой информационных входов первого блока элементов ЗАПРЕТ, группа выходов которого соединена с группой входов второго блока выделения единиц, группа выходов которого соединена с группой входов второго шифратора, управляющие и информационные группы входов каждого элементов ЗАПРЕТ содержат по ь-i входов, где i- номер блока элементов ЗАПРЕТ и соответствующего блока выделения единиц, причем группа управляющих входов каждого блока элементов ЗАПРЕТ соединена с ь- i выходадов каждого ()-го блока элементов ЗАПРЕТ соединена с h-i выходами 1-го блока элементов ЗАПРЕТ, вьгходы каждого i-го, кроме последнего (-1)-гo, блока элементов ЗАПРЕТ соединены с входами каждого (i+1)-ro блока выделения единиц, группы выходов каждого блока выделения единиц соединены с группами входов соот- ветствуюш 1Х пшфраторов, выход последнего ()-гo блока элементов ЗАПРЕТ соединен с входом и-го шифратора.

причем каждый i-и,блок выделения содержит. н- +1 элементов ИЛИ, h-i+1 элементов И,и-1 элементов ЗАПРЕТ и элемент задержки, вход первого элемента ИЛИ и первый вход первого элемейта И каждого i-го блока выделения единиц соединены с первьм входом группы входов блока ввделения единиц, второй вход каждого элемента

И соединен с выходом элемента задерж- ю выходы которых соединены с первыми ки, выходы элементов И образуют груп- входами второго и последующих эле- пу выходов блока вьделения единиц, ментов И, выход последнего элемента ВТОРОЙ и последующие входы группы вхо- ИЛИ соединен с входом элемента задов блэка ввделения единиц соедине- держки.

вы с прямыми входами первого и последующих элементов ЗАПРЕТ и с первыми входами второго и последующих элементов ИЛИ соответственно, выходы J первого и последующих элементов ИЛИ соединены соответственно с вторыми входами второго и последующих элементов ИЛИ и с инверсными входами первого и последующих элементов ЗАПРЕТ,

4

В

п

(руг. 2

В

п

иг. J

Редактор Т. Парфенова

Составитель Д. Ванюхин Техред Л.Олейник

Заказ 5233/50Тираж 671

ВНИИ11И Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор А. Тяско

Подписное

Изобретение относится к вычислительной технике и может быть использовано для диагностики состояния дискретных узлов вычислительных машин. Целью изобретения является повышение быстродействия устройства за счет параллельного опроса всех кси- тролир емых блоков. Устройство также обеспечивает визуальное отображение динамического изменения состояния контролируемых блоков. Устройство содержит генератор импульсов, триггер, блок индикации,п элементов НЕ и п 3jieMeHTOB И, h -1 блоков элементов ЗАПРЕТ, два элемента задержки, п -1 блоков выделения единиц, h шифраторов, п регистров, где - число проверяемых блоков. 3 ил. J3 О) о со ел