Устройство для ввода аналоговой информации Советский патент 1986 года по МПК G06F13/00 

1

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля и управления, а также в системах автоматизации научных исследований. 5

Цель изобретения - повышение быстродействия устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 - временные диа-

ничное состояние (исходное состояни компараторов нулевое,так как сигнал на выходе ЦАП 11 равен нулю и оказывае ся меньше любого входного сигнала), а элемент ИЛИ 7 вырабатывает сигнал, поступающий через элемент НЕ 19 на вход данных регистра 10 и на единич ный вход триггера 16. На выходе три гера 16 появляется единичный сигнал

: граммы; на фиг.З - функциональная схе- который поступает в блок 8. Блок 8 ма блока микропрограммного управления.

На фиг.1 позицией 1 обозначен информационный вход, 2 - адресный выход, 3 - первый информационньй выход, 4 - управляющий выход и 5 - управляющий вход устройства. Устройство содержит блок 6 компараторов, первый элемент ИЛИ 7, блок В микропрограммного управ15

формирует последовательность импуль сов, которые поступают на тактовый вход регистра 10. После заполнения регистра 10, что свидетельствует о завершении преобразования величины входного сигнала, на его выходе появляется сигнал, поступающий в -блок 8, Блок 8 запрещает вьщачу импульсо на тактовый вход регистра 10 и форления, формирователь 9 адресов, втоформирует последовательность импульсов, которые поступают на тактовый вход регистра 10. После заполнения регистра 10, что свидетельствует о завершении преобразования величины входного сигнала, на его выходе появляется сигнал, поступающий в -блок 8, Блок 8 запрещает вьщачу импульсов на тактовый вход регистра 10 и форрой регистр 10, цифроаналоговый преоб-20 мирует запрос на управляющем выходе разователь (ЦАП) 11, блок 12 элемен- 4. Одновременно с этим формирователь тов И, первый регистр 13, счетчик 14, первый элемент И 15, триггер 16, вто9 формирует на своих выходах позиционный и двоичный коды номера старшего по установленному приоритету компаратора из всех тех, которые находятся в данный момент в единичном состоянии. По сигналу на управляющем выходе 4 во внешнее устройство (не показано) и по двоичному коду адреса

рой информационйый выход 17 устройства, второй элемент И 18, элемент НЕ: 19 и второй элемент ИЛИ 20.

Блок 8 состоит из шести элементов И 21-26, сдвигового регистра 27, генератора 28 импульсов, триггера 29,

дешифратора 30, регистра 31, трех фор-30 на адресном выходе 2 осуществляется

40

мирователей 32-34 импульсов, Позици- ями 35-39 обозначены соответственно вход и выходы блока 8 микропрограммного управления.

Устройство работает следующим образом.

В исходном состоянии разряды счетчика 14 находятся в нулевом, а регистра 10 в единичном состояниях. Применение счетчика 14 и регистра 10 с таким исходным состоянием позволяет избавиться от мертвых зон диапазона преобразования,,в которых невозможно преобразование входных аналогов и вести преобразование во всем диапазоне, 45 в результате чего повьшается надежность устройства.

На суммирующий вход счетчика 14, управляющего старшими разрядами ЦАП 11, блок 8 подает импульс, ЦАП 11 преобразует образовавшийся код в аналоговую величину, поступакяцую на вход блока 6 компараторов,сравнивающих эту величину с аналоговыми величинами на входах 1 ..Если какая-либо из входных величин оказывается меньшей, чем сигнал на выходе ЦАП 11, соответствующий компаратор блока 6 переходит в едизапись кода результатов преобразования, поступакщих с выходов регистр 10 и счетчика 14 на выходы 3 и 17 ус тройства. По окончании этой операции 35 блок 8 формирует сигнал, который поступает на элементы И блока 12.

Регистр 10 и формирование определенной последовательности управляющи импульсов блоком 8 микропрограммного управления при поступлении сигнала на входы элементов И блока 12 обеспе чивается неизменным состояние младших разрядов ЦАП 11 и устраняются ошибки преобразования.

50

Вторые входы элементов И соедине ны с выходами формирователя 9, на ко торых формируется позиционный код ад реса входа аналоговой величины, для которого входная аналоговая величина равна аналоговой величине на входе ЦАП 11. Поэтому при наличии сигнала на каком-либо из этих выходов формирователя 9 происходит установка соот ветствующего триггера в регистре 13 55 в единичное состояние. Поскольку сиг нал с выходов триггеров регистра 13 поступает на запрещающий вход сОот- ветствукяцего компаратора в блоке 6,

6 2

ничное состояние (исходное состояние компараторов нулевое,так как сигнал на выходе ЦАП 11 равен нулю и оказывается меньше любого входного сигнала), а элемент ИЛИ 7 вырабатывает сигнал, поступающий через элемент НЕ 19 на вход данных регистра 10 и на единичный вход триггера 16. На выходе триггера 16 появляется единичный сигнал.

который поступает в блок 8. Блок 8

который поступает в блок 8. Блок 8

формирует последовательность импульсов, которые поступают на тактовый вход регистра 10. После заполнения регистра 10, что свидетельствует о завершении преобразования величины входного сигнала, на его выходе появляется сигнал, поступающий в -блок 8, Блок 8 запрещает вьщачу импульсов на тактовый вход регистра 10 и формирует запрос на управляющем выходе 4. Одновременно с этим формирователь

9 формирует на своих выходах позиционный и двоичный коды номера старшего по установленному приоритету компаратора из всех тех, которые находятся в данный момент в единичном состоянии. По сигналу на управляющем выходе 4 во внешнее устройство (не показано) и по двоичному коду адреса

запись кода результатов преобразования, поступакщих с выходов регистра 10 и счетчика 14 на выходы 3 и 17 устройства. По окончании этой операции блок 8 формирует сигнал, который поступает на элементы И блока 12.

Регистр 10 и формирование определенной последовательности управляющих импульсов блоком 8 микропрограммного управления при поступлении сигнала на входы элементов И блока 12 обеспечивается неизменным состояние младших разрядов ЦАП 11 и устраняются ошибки преобразования.

Вторые входы элементов И соединены с выходами формирователя 9, на которых формируется позиционный код адреса входа аналоговой величины, для которого входная аналоговая величина равна аналоговой величине на входе ЦАП 11. Поэтому при наличии сигнала на каком-либо из этих выходов формирователя 9 происходит установка соответствующего триггера в регистре 13 в единичное состояние. Поскольку сигнал с выходов триггеров регистра 13 поступает на запрещающий вход сОот- ветствукяцего компаратора в блоке 6,

он принудительно устанавливается в нулевое состояние и удерживается в нем до окончания всего цикла преобразования. Если при этом единичный сигнал на выходе элемента ИЛИ 7 сохраняется, что указывает на наличие единичного состояния еще одного или нескольких компараторов, блок 8 вырабатывает очередной сигнал дпя выдачи информации во внешнее устройство, Такой процесс продолжается до тех пор,пока присутствует единичный сигнал на выходе элемента ИЛИ 7. Когда сигнал на выходе элемента ИЛИ 7 становится нулевым т.е. принудительно с помощью соответствующего триггера регистра 13 устанавливается в нулевое состояние последний из компараторов, сработавших в данном такте преобразования, на выходе элемента И 18 и на выходе элемента ИЛИ 20 появляется сигнал, устанавливающий регистр 10 в исходное состояние и поступающий на нулевой вход триггера 1б, после

10

го такта преобразования результатов только по тем входам 1, компараторы которых устанавливаются в единичное состояние в данном такте преобразова- 5 ния.

Число триггеров в регистре 13 равно числу компараторов в блоке 6 и соответственно равно числу входных величин. При срабатывании соответствующего компаратора после окончания записи результата преобразования (кода, хранящегося в счетчике 14 и регистре 10) по адресу, выработанному в формирователе 9, каждый из триггеров в регистре 13 устанавливается в единичное состояние, о чем свидетельствует наличие единичного сигнала на выходе элемента И 15, следовательно все входные аналоговые сигналы уже преобразованы в двоичный код и их двоичные эквиваленты хранятся в .соответствующих ячейках памяти во внешнем устройстве. В этом случае блок 8 заканчивает цикл преобразования и выра15

20

чего на выходе триггера 16 установит-25 батывает сигнал, устанавливающий счетчик 14 и регистр 10 в исходное состояние. Вьфаботка этого сигнала может быть осуществлена и перед началом очередного цикла преобразования.

ся нулевой сигнал. Если при этом еще какая-либо из входных величин оказывается меньшей, чем сигнал на выходе ЦАП 11,преобразование осуществляется аналогично уже преобразованной вели- 30 чине.

Поскольку нет необходимости в осуществлении полного перебора состояний используемого в прототипе счетчика, уменьшается среднее время преобрази- вания и поБьш1ается быстродействие устройства при произвольном распределении уровней входных сигналов.

Когда регистр 10 устанавливается в исходное состояние и сигнал на вы- 40 ходе триггера 16 становится нулевым, блок 8 вновь формирует сигнал, посту- пакяций на суммирующий вход счетчика 14. Если после увеличения содержимого счетчика 14 сигнал на выходе триг-45 гера 16 остается нулевым, блок 8 формирует еще один импульс, поступакндий на суммирующий вход счетчика 14. Так продолжается до тех пор, пока после очередного увеличения содержимого jo. счетчика 14 на выходе триггера 16 не появляется единичный сигнал. При его появлении вновь выполняется последовательность описанных операций.

Единичное состояние любого из 55 триггеров регистра 13 сохраняется до конца цикла преобразования, что обеспечивает запоминание в корце калсдоВ устройстве блок 8 микропрограммного управления вьшолняет следуклцие функции: по сигналу на входе 5 формирует первый импульс, поступающий на суммирующий вход счетчика 14; при наличии нулевого сигнала на выходе триггера 16 формирует последующие импульсы, поступающие на суммирующий вход счетчика 14; при наличии единичного сигнала на выходе триггера 16 формирует серию импульсов, поступающих на тактовый вход регистра 10; при наличии единичного сигнала на выходе регистра 10 формирует импульс, свидетельствуннций о завершении преобразования, который поступает на выход 4, если после этого существует единичный сигнал на выходе триггера 16, то формирует последующий импульс, который поступает на выход 37; при наличии единичного сигнала на выходе элемента И 15 формируется импульс, свидетельствующий об окончании цикла преобразования, который поступает одновременно на выход 37 и на входы установки в исходное состояние счетчика 14, регистра 10 последовательного приближения и регистра 13.

10

609664

го такта преобразования результатов только по тем входам 1, компараторы которых устанавливаются в единичное состояние в данном такте преобразова- 5 ния.

Число триггеров в регистре 13 равно числу компараторов в блоке 6 и соответственно равно числу входных величин. При срабатывании соответствующего компаратора после окончания записи результата преобразования (кода, хранящегося в счетчике 14 и регистре 10) по адресу, выработанному в формирователе 9, каждый из триггеров в регистре 13 устанавливается в единичное состояние, о чем свидетельствует наличие единичного сигнала на выходе элемента И 15, следовательно все входные аналоговые сигналы уже преобразованы в двоичный код и их двоичные эквиваленты хранятся в .соответствующих ячейках памяти во внешнем устройстве. В этом случае блок 8 заканчивает цикл преобразования и выра15

20

В устройстве блок 8 микропрограммного управления вьшолняет следуклцие функции: по сигналу на входе 5 формирует первый импульс, поступающий на суммирующий вход счетчика 14; при наличии нулевого сигнала на выходе триггера 16 формирует последующие импульсы, поступающие на суммирующий вход счетчика 14; при наличии единичного сигнала на выходе триггера 16 формирует серию импульсов, поступающих на тактовый вход регистра 10; при наличии единичного сигнала на выходе регистра 10 формирует импульс, свидетельствуннций о завершении преобразования, который поступает на выход 4, если после этого существует единичный сигнал на выходе триггера 16, то формирует последующий импульс, который поступает на выход 37; при наличии единичного сигнала на выходе элемента И 15 формируется импульс, свидетельствующий об окончании цикла преобразования, который поступает одновременно на выход 37 и на входы установки в исходное состояние счетчика 14, регистра 10 последовательного приближения и регистра 13.

51

Устройство реализовано на интегральной элементной базе серии К155, триггер необходим для включения и остановки управляемого генератора тактовых импульсов. На регистре 31 фиксируется код команды соответству- кядей определенной микропрограмме. При этом выбирается одна из шин дешифратора 30, сигнал с которой поступает на те элементы И 21-26, которые нужны для реализации определенной микропрограммы. Для работы устройства блок микропрограммного управления должен реализовать четыре различные микропрограммы. Регистр 27 сдвига п)рименяется для выработки сдвинутых во времени импульсов, что необходимо для устранения влияния переходных процессов на работу устройства. Формирователь 32 импульсов необходим для того, чтобы сигнал Останов, не препятствовал повторному действию сигнала Пуск. А формирователь 33 коротких импульсов необходим для того, чтобы сигнал препятство вал повторному действию сигнала Останов. Формирователь 34 формирует сигнал на управляющем выходе устройства.

Блок управления реализован на ос- нове генератора 28 с частотой следования 10 МГц, параллельного регистра К155ТМ8, дешифратора К155ИД1, формирователя коротких импульсов (ФКИ), четырехразрядного регистра сдвига К155ИР1 и элементах И (две микросхемы К155ЛИ1) и триггера К155ПАЗ. В качестве счетчика 14 использйвана микросхема К155ИЕ7, в качестве регистра 10 - микросхема К155ИР17. Элементы НЕ 19, И 18 и ИЛИ 20 реализованы на микросхеме К155ЛАЗ.

Устройство ввода разработано для спектрального и корреляционного ана- тшза случайных полей турбулентности и предназначено для ввода информации в ЭВМ ДЗ-28.

Выражение для кратности выигрыша во времени в преобразователе по сравнению с известным представить в виде:

F(t),

55

где N - число аналоговых сигналвв; п - разрядность кода результата преобразования;

п, - разрядность счетчика;

п - разрядность регистра последовательного приближения, причем и г h ,+ п ;

d, - число квантов, образуемых суммирующим счетчиком, в котором должны считываться двоичные эквиваленты входны аналоговых величин;

d, - число оставшихся квантов, образуемых, счетчиком после того, как закончено преобразование всех входных аналоговых величин.

Максимальный выигрьш будет получен в том случае, когда число разрядов суммирующего счетчика определяется из выражения:

п, 2og N.

Если принять, например, что в известном преобразователе разрядности суммирующего счетчика и реверсивного счетчика равны друг другу, ,

,

п„

HI, ; d d О, то вы-игрьш составит

,2

1 - 1

- 1

F(t)

Если считать, что N logN то для 8-разрядного преобразователя время одного цикла сокращается в 3,4 раза, .для 10-разрядного в 5 раз, для 16-разрядного примерно в 32 раза

Таким образом, можно говорить об уменьшении среднего времени цикла преобразования, когда число каналов относительно мало (меньше,чем 2), а величины аналоговых сигналов равномерно распределены в диапазоне преобразования .

Применение в устройстве, управляющего младшими разрядами 11ЛП, регистра последовательного приближения с исходной установкой его разрядов в единичное состояние, счетчика управления старшими разрядами ЦДЛ, блока микропрограммного управления с отличной от прототипа последовательностью формирования управляющих импульсов позволяет повысить надежность и точность устройства в результате ликвидации мертвых зон диапазона преобразования и исключения ошибок результата, которые возникают при формировании сигнала на входы блока элементов И.

Формула изобретения

Устройство для ввода аналоговой информации, содержащее формирователь адресов, блок элементов И, первьш регистр, блок микропрограммного управления, триггер, счетчик, первый элемент И, первый элемент ИЛИ, цифро- аналоговый преобраэователь, блок компараторов, первый, второй, третий входы и выход которого соответственно являются информационными входами устройства и соединены с выходом первого регистра, выходом цифроаналого- вого преобразователя и объединенными входами первого элемента ИЛИ и входами формирователя адресов, первый выход которого является адресным выходом устройства, второй выход соединен с входами группы блока элементов И, выходы которого соединень с входами данных регистра, управлякщий вход первогъ регистра соединен с первым выходом блока микропрограммного управления и объединен с устано- вочным входом счетчика, выход первого регистра соединен с входами первого элемента И, выход которого соединен с первым входом блока микропрограммного управления, второй вход и второй выход которого соединены соответственно с выходом триггера и счетным входом счетчика, а третий

вход и третий выход являются управляющим входом и выходом устройства соответственно, отличающееся тем, что, с целью повьппения быстродействия устройства, в него введены второй регистр, элемент НЕ, второй элемент И, второй элемент ИЛИ выход которого соединен с входом установки в ноль триггера, с установочным входом второго регистра, первый выход которого подключен к первому входу цифроаналогового преобразователя и является первым информационным выходом устройства, вторым инфор мационным выходЪм которого является вькод счетчика, который подключен к второму входу цифроаналогового преобразователя, второй выход второго регистра соединен с первым входом второго элемента И и четвертым входом блока микропрограммного управления, четвертый, пятый и первый выходы которого соединены соответственно с входом блока элементов И, тактовым входом второго регистра и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход которого соединен с информационным входом второго регистра и выходом элемента НЕ, вход которого объединен с входом установки в единицу триггера и соединен с выходом первого элемента ИЛИ,

Изобретение относится к области автоматики и вычислительной техники. В изобретении решается задача повьше- ния быстродействия устройства, что достигается введением второго регистра, элемента НЕ, второго элемента И и второго элемента ИЛИ за счет ликвидации мертвых зон диапазона преобразования и исключения ошибок преобразования. 3 ил. Ьд Од О ;о О) о

,

irn-

f I J 5Jr 763 Wnn ШЧППШП

a

cuwof с9мвде улп

вГОдмОЯ ttM/

/ fffo

CutHoacitfxofolf ff

Вводим A tffuvwni V

ffr2J 5ff 799f9ntll3l ffrfJ7ftJ9 S

Vut.i:

J5

Редактор Л.Пчелинская

Фм.У

Составитель И.Алексеев

Техред Л.Опейник Корректор Е.Сирохман

Заказ 5233/50Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва,Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4