Устройство контроля дискретных каналов Советский патент 1986 года по МПК H04B3/46 

кэ

Од 4 СО

СП

со Изобретение относится к электросвязи и может быть использовано в системах передачи данных по различным каналам связи. Цель изобретения - сокращение времени контроля. На чертеже представлена структурная электрическая схема устройства контроля дискретных . Устройство контроля дискретных каналов содержит анализатор 1 принимаемых сигналов, счетчик 2 ошибок, дешифратор 3, с первого по четвертый элементы И 4 - 7, первый 8 и вто рой 9 триггеры, первый 10 и второй 11счетчики тактовых импульсов, блок 12сигнализации, элемент ИЛИ 13 и генеоатор 14. Устройство работает следующим образом. С выхода анализатора 1 сигналы об ошибочно принятых (искаженных сверх установленного предела) посылках поступают на вход счетчика 2 ошибок Длительность цикла анализа состояния канала определяется емкостью счетчика 10 тактовых импульсов и частотой генератора 14. Отсутствие импуль са на каком-либо из выходов дешифратора 3 соответствует состоянию Норма канала, и по окончании to, им пульс с выхода счетчика 10 тактовых импульсов через элемент И 6, на пер вый вход которого с первого выхода триггера 9 поступает разрешающий сигнал, через элемент ИЛИ 13 перево дит устройство в исходное состояние Появление на выходе дешифратора импульса, поступающего на вход триг гера 9 и соответствующего числу оши бок, равному К, переводит его в состояние, при котором разрешающий сигнал поступает на вход элемента И 7, что позволяет импульсам с выхода первого счетчика 10 тактовых импульсов поступать на вход второго счетчика 11 тактовых импульсов, при этом время цикла анализа состояния канала увеличивается Hat , опреде ляемое емкостью счетчика 11 тактовы импульсов, и в общем составляет величину Т to. Если за время Т ни на одном из в ходов дешифратора 3 импульсы более не появляются, то по окончании через элементы ИЛИ 13 импульс с выхода счетчика 11 тактовых импульсов переводит устройство в исходное сос тояние . Если до окончанияt на выходе ешифратора 3 появится импульс, сответствуюш 1й числу ошибок K,j К , о через элемент И 4, на второй вход которого поступает разрешанидий сигнал с выхода триггера 8, он поступает в блок 12 сигнализации как сигнал Авария и через элемент ИЛИ 13 переводит устройство в исходное состояние. По истечении tg импульс с выхода счетчика 10 тактовых импульсов переводит триггер 8 в состояние, при котором разрешающий сигнал с его выхода поступает на элемент И 5. Если до окончания Т на выходе дешифратора 3 появится импульс, соответствующий числу ошибок К К2, то через элемент И 5 он поступает в блок 12 сигнализации как сигнал Авария и через элемент ИЛИ 13 переводит устройство в исходное состояние. В противном случае импульс с выхода счетчика 11 тактовых импульсов через элемент ИЛИ 13 переводит устройство в иcxoд ное состояние. Формула изобретения Устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор и счетчик ошибок, последовательно соединенные ге- нёратор и первый счетчик тактовых импульсов, дешифратор, первый элемент и, первый триггер, второй элемент И, блок сигнализации, элемент ИЛИ, при этом первый выход первого триггера подключен к первому входу первого элемента И, выход- которого подключен к первому входу блока сигнализации, . второй вход которого соединен с пер- вым входом элемента ИЛИ и выходом второго элемента И, первый вход-которого соединен с вторым выходом первого триггера,.выход первого элемента И подключен к второму входу элемента ИЛИ, выход которого подключен к входу установки счетчика ошибок, отличающееся тем, что, с целью сокращения времени контроля, ,в него введены третий -и четвертый элементы И, второй счетчик тактовых импульсов и второй триггер, выходы счетчика ошибок подключены к соответствующим входам дешифратора, пер- . вый выход которого подключен к второму входу второго элемента И, второй выход подключен к первому входу второго312643534

триггера, а третий выход - к второмуго элемента И, второй вход которого

входу первого элемента И, выход эле-соединен с первым выходом второго

мента ИЛИ подключен к входам уста-триггера, второй выход которого подновки первого и второго счетчиковключен к второму входу третьего элетактовых импульсов, второму входу 5мента И, -выход которого подключен

второго триггера и первому входу пер-к третьему входу элемента ИЛИ, четвого триггера, второй вход котороговертый вход которого соединен с выхосоединем с первым входом третьегодом второго счетчика тактовых импульэлемента И, выходом первого счетчикасов, вход которого соединен с выхотактовых импульсов и входом четверто-ГОдом четвертого элемента И.

Изобретение относится к электросвязи. Сокращается время контроля дискретных каналов. Устр-во содержит анализатор 1 принимаемых сигна|Лов, счетчик fC) 2 ошибок, дешифра тор (ДШ) 3, четыре элемента И 4 - 7, два триггера (Т) 8 и 9, С 10 и II тактовых импульсов, блок 12 сигнализацииу элемент ИЛИ 13 и г-р 14. Появление на выходе ДШ 3 импульса, соответствующего числу ошибок, равHjDMy Kj , и поступающего на вход Т 9, переводит I 9 в состояние, при котором разрешающий сигнал поступает на вход элемента И 7, что позволяет импульсам с выхода С 10 поступать на вход С 11.. При этом время цикла анализа состояния канала увеличивается на время, определяемое емкостью С П. Если ни на одном из выходов Щ 3 импульсы более непоявляются за это время, то по его окончании импульс с выхода С il через элемент ИЛИ 13 переводит устр-во в исходное состояние. Цель достигается введением элементов И 6 и 7, Т 9 и С И. 1 ил.